專利名稱：一種stm－256成幀器實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種STM-256成幀器實(shí)現(xiàn)方法，應(yīng)用于電信傳輸領(lǐng)域，尤其適用于高速光通信系統(tǒng)的芯片和系統(tǒng)設(shè)計(jì)。
背景技術(shù)：
隨著人們對(duì)通信容量需求的不斷增加，通信速率也在不斷的提高。當(dāng)前廣泛使用的SDH(同步數(shù)字體系)系統(tǒng)，單通道速率已經(jīng)從最初的155Mb/s(STM-1)提高到目前的10Gb/s(STM-64)。目前，10Gb/s SDH系統(tǒng)已經(jīng)得到了廣泛應(yīng)用，單通道40Gb/s(STM-256)光通信是下一代通信網(wǎng)的必然選擇。在同步數(shù)字通信系統(tǒng)(SDH)中，國際電信聯(lián)盟(ITU-T)對(duì)各個(gè)通信速率的幀結(jié)構(gòu)和復(fù)用方法制定了一整套標(biāo)準(zhǔn)，STM-64為10Gb/s速率的復(fù)用結(jié)構(gòu)，STM-256為40Gb/s速率的復(fù)用結(jié)構(gòu)。
當(dāng)前，實(shí)現(xiàn)STM-64成幀器芯片已經(jīng)有很多家廠家能夠提供，可以方便的設(shè)計(jì)STM-64接口，實(shí)現(xiàn)低速率系統(tǒng)接口到STM-64高速接口的業(yè)務(wù)上下，完成STM-64SDH系統(tǒng)設(shè)備的研制開發(fā)。但是，實(shí)現(xiàn)STM-64成幀器電路規(guī)模十分龐大，目前多采用0.11um及以下工藝制造，功耗也很大。當(dāng)前最大規(guī)模的集成電路芯片也只能在一片上同時(shí)實(shí)現(xiàn)2路STM-64成幀器。而實(shí)現(xiàn)STM-256成幀器芯片目前還沒有廠家能夠提供商用，其主要原因是STM-256成幀器的電路實(shí)現(xiàn)規(guī)模最少也是STM-64成幀器的4倍，且芯片接口數(shù)量多、速率高，實(shí)現(xiàn)非常困難。
在OIF(光互連網(wǎng)論壇)標(biāo)準(zhǔn)建議中，對(duì)STM-256成幀器與40G光模塊之間的接口進(jìn)行了規(guī)范(SFI-5)，同時(shí)也規(guī)范了STM-256成幀器與背板之間的接口(TFI-5)，目前已有少數(shù)廠家在開發(fā)SFI-5接口，TFI-5接口已經(jīng)比較成熟，并獲得大量應(yīng)用。當(dāng)前STM-64及其以下等級(jí)的SDH信號(hào)的成幀器處理技術(shù)(開銷處理、分/復(fù)接、成幀和幀同步等)已經(jīng)非常成熟。

發(fā)明內(nèi)容
本發(fā)明目的在于提供一種STM-256成幀器實(shí)現(xiàn)方法，采用該方法，可以利用當(dāng)前技術(shù)上已經(jīng)成熟的STM-64成幀器和FPGA(可編程門陣列)或?qū)Ｓ眉呻娐?ASIC)芯片實(shí)現(xiàn)STM-256的成幀映射處理。
由于實(shí)現(xiàn)符合ITU-T標(biāo)準(zhǔn)的STM-256幀結(jié)構(gòu)的成幀處理器的電路規(guī)模非常龐大，接口速率高、數(shù)量多，實(shí)現(xiàn)非常困難。本發(fā)明主要解決實(shí)現(xiàn)STM-256成幀處理上的難題，實(shí)現(xiàn)低速信號(hào)到高速信號(hào)的復(fù)接(映射)以及高速信號(hào)到底速信號(hào)的分接(解映射)，同時(shí)完成標(biāo)準(zhǔn)的STM-256幀結(jié)構(gòu)的成幀和解幀處理。
本發(fā)明涉及一種實(shí)現(xiàn)STM-256成幀器的方法，其特征在于采用4路STM-64成幀器和可編程門陣列FPGA或?qū)Ｓ肁SIC芯片實(shí)現(xiàn)STM-256成幀器，其中4路STM-64成幀器將來自背板的256路低速VC-4信號(hào)流復(fù)接到STM-64數(shù)據(jù)流上，以及將STM-64數(shù)據(jù)流分接到VC-4信號(hào)流，送往背板，所述4路STM-64成幀器共完成256個(gè)VC-4信號(hào)的復(fù)接和分接，產(chǎn)生4路STM-64數(shù)據(jù)流，所述4路STM-64成幀器共同承擔(dān)STM-256凈負(fù)荷信號(hào)的的處理、指針調(diào)整、通道開銷直通、插入和終結(jié)處理的功能。
其中所述4路STM-64成幀器第1路為主成幀器，另外3路為從成幀器，主成幀器完成STM-256的部分復(fù)用段和再生段開銷的插入和終結(jié)處理功能。
上述可編程門陣列FPGA或?qū)Ｓ肁SIC芯片完成STM-256成幀器所要求的4路STM-64成幀器沒有完成的其它功能。
在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在線路發(fā)送方向，將來自STM-64成幀器的4路STM-64數(shù)據(jù)流的J0字節(jié)位置對(duì)齊后，復(fù)接到1路STM-256數(shù)據(jù)流中；在線路接收方向，將1路STM-256數(shù)據(jù)流解復(fù)用到4路STM-64數(shù)據(jù)流中；4路AUG-64數(shù)據(jù)流按照64個(gè)字節(jié)的塊間插復(fù)用的方法復(fù)接成1路AUG-256數(shù)據(jù)流，反方向完成1路AUG-256到4路AUG-64的分接。
在實(shí)現(xiàn)VC4-256c級(jí)聯(lián)應(yīng)用時(shí)，要求4路STM-64幀處理器工作在VC4-64c設(shè)置下，在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，同時(shí)處理STM-256的段開銷和通道開銷在線路接收方向，將STM-256的H1/H2指針、段開銷和通道開銷分別拷貝的4路STM-64數(shù)據(jù)流中；在線路發(fā)送方向，將4路STM-64數(shù)據(jù)流的J1字節(jié)位置對(duì)齊后，映射到STM-256數(shù)據(jù)流中，并將主STM-64成幀器的指針、段開銷和通道開銷拷貝到STM-256幀中，并且同時(shí)完成B3字節(jié)的計(jì)算和誤碼監(jiān)視。
在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在線路接收側(cè)，檢測(cè)STM-256數(shù)據(jù)流字節(jié)和幀同步，并產(chǎn)生OOF、LOF、LOS告警，也完成信號(hào)的解擾碼；在線路發(fā)送側(cè)，插入STM-256數(shù)據(jù)流幀同步字節(jié)A1A2，也進(jìn)行STM-256數(shù)據(jù)流的加擾碼。
在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在線路接收側(cè)，檢測(cè)和累計(jì)STM-256數(shù)據(jù)流的B1、B2誤碼，并反饋到發(fā)送方向，插入REI-L信號(hào)；在線路發(fā)送側(cè)，計(jì)算和插入B1、B2字節(jié)到STM-256段開銷中，同時(shí)插入REI-L信號(hào)到M0、M1字節(jié)中。
在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，處理各種告警信號(hào)根據(jù)檢測(cè)的B1、B2誤碼和設(shè)置的誤碼門限，檢測(cè)SD、SF告警；檢測(cè)來自線路側(cè)和系統(tǒng)側(cè)的各種告警信號(hào)；檢測(cè)來自4路STM-64成幀器的告警信號(hào)；將各方向告警信號(hào)匯聚后，再在相應(yīng)方向數(shù)據(jù)流或開銷字節(jié)中插入AIS-L指示，并通過線路發(fā)送方向或STM-64的線路發(fā)送插入相關(guān)告警指示到開銷字節(jié)中，包括插入K1、K2字節(jié)到主STM-64成幀器中。
在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在線路側(cè)，完成光互連網(wǎng)論壇OIF標(biāo)準(zhǔn)的SFI-5接口功能在接收方向，將2.488Gbps的高速接口信號(hào)轉(zhuǎn)換成155Mbps的低速并行信號(hào)，并送往后面電路進(jìn)行處理；在發(fā)送方向，將155Mbps的低速并行信號(hào)轉(zhuǎn)換成2.488Gbps的高速接口信號(hào)，同時(shí)完成SFI-5接口要求的第17路SKEW和DESKEW信號(hào)的處理。
在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在系統(tǒng)側(cè)，完成光互連網(wǎng)論壇OIF標(biāo)準(zhǔn)的SFI-4接口功能在接收方向，將622Mbps的高速接口信號(hào)轉(zhuǎn)換成155Mbps的低速并行信號(hào)，并送往后面電路進(jìn)行處理；在發(fā)送方向，將155Mbps的低速并行信號(hào)轉(zhuǎn)換成622Mbps的高速接口信號(hào)輸出。
在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片和主STM-64成幀器之間，設(shè)有告警和開銷總線接口，處理告警信號(hào)的溝通和開銷字節(jié)的抽取和插入。
有益效果1、采用本發(fā)明的技術(shù)，不需要采用專用的STM-256成幀器芯片，可以實(shí)現(xiàn)標(biāo)準(zhǔn)STM-256幀結(jié)構(gòu)的成幀，解決了當(dāng)前沒有商用STM-256成幀器芯片的難題，現(xiàn)階段就可以開發(fā)出符合ITU-T標(biāo)準(zhǔn)幀結(jié)構(gòu)的STM-256 40Gb/s光接口。
2、本發(fā)明的技術(shù)也同時(shí)解決了STM-256成幀器芯片難以集成的難題，提供了一種實(shí)用的STM-256成幀器解決方案。
3、采用本發(fā)明技術(shù)，可以按照用戶要求靈活地完成STM-256幀的各種開銷字節(jié)的處理，滿足應(yīng)用需求。


圖1是STM-256成幀器的實(shí)現(xiàn)功能框圖；圖2是STM-256成幀器在線卡上的的應(yīng)用框圖。
具體實(shí)施例方式
圖1為STM-256成幀器的實(shí)現(xiàn)功能框圖，在圖1中，STM-256成幀器由兩部分組成4路STM-64成幀器和FPGA(或?qū)Ｓ肁SIC)芯片。
4路STM-64成幀器芯片完成4路STM-64數(shù)據(jù)流的處理，將VC-4信號(hào)復(fù)接到STM-64數(shù)據(jù)流中，反方向完成STM-64數(shù)據(jù)流到VC-4信號(hào)的分接。4路STM-64成幀器中第1路為主成幀器，另外3路是從成幀器。主成幀器同時(shí)承擔(dān)了部分STM-256幀再生段和復(fù)用段開銷字節(jié)的處理功能。利用4片STM-64成幀器上的指針產(chǎn)生和指針調(diào)整功能完成STM-256的指針處理，同時(shí)吸收線路時(shí)鐘和系統(tǒng)時(shí)鐘頻率上的差異。通道開銷的插入和終結(jié)也是利用4片STM-64成幀器上的功能實(shí)現(xiàn)的。
采用FPGA芯片或?qū)Ｓ眉呻娐?ASIC)芯片完成下列功能1)4路STM-64數(shù)據(jù)流到到1路STM-256數(shù)據(jù)流的復(fù)接和1路STM-256數(shù)據(jù)流到4路STM-64數(shù)據(jù)流的分接；2)完成STM-256幀同步字節(jié)的插入以及接收側(cè)的字節(jié)同步和幀同步檢測(cè)，完成LOS、LOF、OOF告警信號(hào)的檢測(cè)和產(chǎn)生；3)在線路側(cè)，完成發(fā)送方向STM-256數(shù)據(jù)流的加擾碼和接收方向STM-256數(shù)據(jù)流的解擾碼；
4)完成B1、B2的計(jì)算和誤碼監(jiān)測(cè)，并根據(jù)誤碼門限給出SD、SF告警指示；5)完成部分段開銷字節(jié)的處理如B1、B2、M1、M0等；6)支持VC4-256c的級(jí)聯(lián)應(yīng)用，線路接收方向，完成發(fā)送給4路STM-64信號(hào)流的指針處理、段開銷和通道開銷的處理，以及B3誤碼的監(jiān)視；在線路發(fā)送方向，完成來自4路STM-64成幀器的4路STM-64數(shù)據(jù)流的J1字節(jié)位置對(duì)齊，并將主STM-64數(shù)據(jù)流的段和通道開銷拷貝到STM-256數(shù)據(jù)流中，也完成B3字節(jié)的計(jì)算和插入；7)完成SFI-5接口的轉(zhuǎn)換；8)完成SFI-4接口的轉(zhuǎn)換；9)在系統(tǒng)側(cè)，完成來自4路STM-64成幀器的4路STM-64信號(hào)流的J0字節(jié)位置對(duì)齊，吸收由于PCB布線和在SFI-4接口在高低速信號(hào)轉(zhuǎn)換時(shí)引起的相位差異；(有些廠家的STM-64芯片可以實(shí)現(xiàn)在進(jìn)入FPGA芯片之前4路STM-64信號(hào)流J0字節(jié)的對(duì)齊，此時(shí)ASIC內(nèi)部只需要緩沖3-5個(gè)字節(jié)。)FPGA(或?qū)Ｓ肁SIC)芯片實(shí)現(xiàn)電路的功能框圖見圖1。下面分別說明各功能模塊的功能。線路接收方向各部分電路功能說明如下1)SFI-5接口接收完成接收側(cè)SFI-5接口的處理，將SFI-5接口的2.488Gbps數(shù)據(jù)流轉(zhuǎn)換成155Mbps的低速并行數(shù)據(jù)流，并按照SFI-5標(biāo)準(zhǔn)完成16路信號(hào)的對(duì)齊，提供給后面電路處理。
2)字節(jié)定位和幀定位●完成STM-256數(shù)據(jù)流的字節(jié)定位和幀定位；●產(chǎn)生LOS、LOF、OOF告警；●將STM-256數(shù)據(jù)流分成16路STM-16等效數(shù)據(jù)流(4組STM-64等效數(shù)據(jù)流，每組由4路STM-16等效數(shù)據(jù)流組成)，以便于在后面進(jìn)行并行處理。
3)解擾碼●完成STM-256數(shù)據(jù)流的解擾碼。
4)B1/B2誤碼監(jiān)測(cè)●完成B1和B2的計(jì)算與比較，進(jìn)行B1和B2誤碼的累計(jì)；●根據(jù)SD/SF BER門限，產(chǎn)生SD、SF告警；5)告警處理●產(chǎn)生RDI-L告警。
●基于監(jiān)測(cè)到的告警和收到的再生段和復(fù)用段告警，插入AIS-L到下游的開銷和凈負(fù)荷數(shù)據(jù)流中；●處理來自STM-64主成幀器的復(fù)用段和再生段告警；●處理來自主STM-64主成幀器的通道告警；(只在STM-256c方式時(shí)有)●發(fā)送REI-L值到STM-64主成幀器(或發(fā)送側(cè)處理電路)，用于遠(yuǎn)段誤碼指示的插入。
●發(fā)送RDI-L告警給STM-64主成幀器，用于遠(yuǎn)端故障缺陷指示的插入；●發(fā)送RDI-P和REI-P值給STM-64主成幀器，用于遠(yuǎn)端故障缺陷指示的插入；(只在STM-256c方式時(shí)有)6)STM-256c級(jí)聯(lián)處理(此時(shí)STM-64成幀器必須工作在VC-64c方式下。)●轉(zhuǎn)換1路STM-256c到4路STM-64c-拷貝H1、H2和POH到所有4路STM-64c。
●B3的檢測(cè)和累計(jì)，并產(chǎn)生SD-P、SF-P告警；●檢測(cè)LOPc-L和AISc-L告警，將該告警送STM-64主成幀器作相應(yīng)處理。
●基于監(jiān)測(cè)到的通道告警，插入AIS-P到H1、H2指針，并通過下游的STM-64成幀器插入AIS-P到通道開銷(POH)和和凈負(fù)荷(SPE)中；7)SFI-4接口發(fā)送完成SFI-4接口發(fā)送處理。(完成155Mbps的低速并行數(shù)據(jù)流到622Mbps數(shù)據(jù)流的轉(zhuǎn)換并輸出。)線路發(fā)送方向各部分電路功能說明如下1)SFI-4接口接收完成SFI-4接口接收處理。(完成輸入的622Mbps數(shù)據(jù)流到155Mbps的低速并行數(shù)據(jù)流的轉(zhuǎn)換。)2)J0幀對(duì)齊
●完成來自STM-64成幀器的4路STM-64信號(hào)的J0字節(jié)位置的對(duì)齊；3)4路STM-64信號(hào)J1字節(jié)位置的對(duì)齊●采用FIFO緩沖器將前述4路STM-64信號(hào)的J1字節(jié)位置的對(duì)齊。
4)STM-256c級(jí)聯(lián)處理●解映射4路STM-64凈負(fù)荷到1路STM-256中；●STM-256c級(jí)聯(lián)指針處理，第2到256路指針信號(hào)添加級(jí)聯(lián)指示；●拷貝主STM-64信號(hào)中的POH字節(jié)到VC4-256c的POH字節(jié)中；●清除VC4-256c的其它3路POH字節(jié)。(變成固定塞入字節(jié))；●B3誤碼的計(jì)算與插入。
5)段開銷處理●從主STM-64數(shù)據(jù)流中映射復(fù)用段和再生開銷字節(jié)到STM-256數(shù)據(jù)流中；●根據(jù)告警檢測(cè)情況，插入K1K2字節(jié)；(也可選擇從主STM-64成幀器插入)●AIS告警檢測(cè)和插入；●插入A1A2幀定位字節(jié)；●插入RDI-L進(jìn)M0、M1字節(jié)中；(也選擇可從主STM-64成幀器插入)●計(jì)算B1、B2字節(jié)和插入；6)加擾碼●加擾STM-256數(shù)據(jù)流。
7)SFI-5接口發(fā)送●完成低速信號(hào)到SFI-5接口的轉(zhuǎn)換，將155Mbps的低速并行數(shù)據(jù)流轉(zhuǎn)換成2.488Gbps高速數(shù)據(jù)流，產(chǎn)生符合SFI-5接口標(biāo)準(zhǔn)的信號(hào)輸出。
實(shí)現(xiàn)上述功能的FPGA(或ASIC)芯片可根據(jù)設(shè)計(jì)的電路規(guī)模和所使用的I/O腳多少選用一片或兩片實(shí)現(xiàn)。Xilinx公司的Virtex 4FX系列器件和Altera公司的Stratix II Gx系列器件均有相應(yīng)器件可以選用。
圖2為采用本發(fā)明實(shí)現(xiàn)STM-256成幀的光接口單元的應(yīng)用示例。在圖2中，采用了4路STM-64成幀器。當(dāng)前有一些廠家能提供在一片集成電路芯片上集成兩二路STM-64成幀器的芯片，選用2片即可。同時(shí)配合采用一片大容量高速FPGA芯片，實(shí)現(xiàn)4路STM-64信號(hào)到1路的STM-256信號(hào)的復(fù)接和1路的STM-256信號(hào)到4路STM-64信號(hào)的分接，以及實(shí)現(xiàn)STM-256的成幀處理、STM-256段開銷的處理和幀定位信號(hào)的插入等功能。該FPGA電路實(shí)現(xiàn)的詳細(xì)功能框圖見前面圖1說明。
權(quán)利要求
1.一種實(shí)現(xiàn)STM-256成幀器的方法，其特征在于采用4路STM-64成幀器和可編程門陣列FPGA或?qū)Ｓ肁SIC芯片實(shí)現(xiàn)STM-256成幀器，其中4路STM-64成幀器將來自背板的256路低速VC-4信號(hào)流復(fù)接到STM-64數(shù)據(jù)流上，以及將STM-64數(shù)據(jù)流分接到VC-4信號(hào)流，送往背板，所述4路STM-64成幀器共完成256個(gè)VC-4信號(hào)的復(fù)接和分接，產(chǎn)生4路STM-64數(shù)據(jù)流，所述4路STM-64成幀器共同承擔(dān)STM-256凈負(fù)荷信號(hào)的的處理、指針調(diào)整、通道開銷直通、插入和終結(jié)處理的功能。
2.根據(jù)權(quán)利要求1所述的方法，其中所述4路STM-64成幀器第1路為主成幀器，另外3路為從成幀器，主成幀器完成STM-256的部分復(fù)用段和再生段開銷的插入和終結(jié)處理功能。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于可編程門陣列FPGA或?qū)Ｓ肁SIC芯片完成STM-256成幀器所要求的4路STM-64成幀器沒有完成的其它功能。
4.根據(jù)權(quán)利要求3所述的方法，其中在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在線路發(fā)送方向，將來自STM-64成幀器的4路STM-64數(shù)據(jù)流的J0字節(jié)位置對(duì)齊后，復(fù)接到1路STM-256數(shù)據(jù)流中；在線路接收方向，將1路STM-256數(shù)據(jù)流解復(fù)用到4路STM-64數(shù)據(jù)流中；4路AUG-64數(shù)據(jù)流按照64個(gè)字節(jié)的塊間插復(fù)用的方法復(fù)接成1路AUG-256數(shù)據(jù)流，反方向完成1路AUG-256到4路AUG-64的分接。
5.根據(jù)權(quán)利要求4所述的方法，其中在實(shí)現(xiàn)VC4-256c級(jí)聯(lián)應(yīng)用時(shí)，要求4路STM-64幀處理器工作在VC4-64c設(shè)置下，在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，同時(shí)處理STM-256的段開銷和通道開銷在線路接收方向，將STM-256的H1/H2指針、段開銷和通道開銷分別拷貝的4路STM-64數(shù)據(jù)流中；在線路發(fā)送方向，將4路STM-64數(shù)據(jù)流的J1字節(jié)位置對(duì)齊后，映射到STM-256數(shù)據(jù)流中，并將主STM-64成幀器的指針、段開銷和通道開銷拷貝到STM-256幀中，并且同時(shí)完成B3字節(jié)的計(jì)算和誤碼監(jiān)視。
6.根據(jù)權(quán)利要求5所述的方法，其中在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在線路接收側(cè)，檢測(cè)STM-256數(shù)據(jù)流字節(jié)和幀同步，并產(chǎn)生OOF、LOF、LOS告警，也完成信號(hào)的解擾碼；在線路發(fā)送側(cè)，插入STM-256數(shù)據(jù)流幀同步字節(jié)A1A2，也進(jìn)行STM-256數(shù)據(jù)流的加擾碼。
7.根據(jù)權(quán)利要求6所述的方法，其中在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在線路接收側(cè)，檢測(cè)和累計(jì)STM-256數(shù)據(jù)流的B1、B2誤碼，并反饋到發(fā)送方向，插入REI-L信號(hào)；在線路發(fā)送側(cè)，計(jì)算和插入B1、B2字節(jié)到STM-256段開銷中，同時(shí)插入REI-L信號(hào)到M0、M1字節(jié)中。
8.根據(jù)權(quán)利要求7所述的方法，其中在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，處理各種告警信號(hào)根據(jù)檢測(cè)的B1、B2誤碼和設(shè)置的誤碼門限，檢測(cè)SD、SF告警；檢測(cè)來自線路側(cè)和系統(tǒng)側(cè)的各種告警信號(hào)；檢測(cè)來自4路STM-64成幀器的告警信號(hào)；將各方向告警信號(hào)匯聚后，再在相應(yīng)方向數(shù)據(jù)流或開銷字節(jié)中插入AIS-L指示，并通過線路發(fā)送方向或STM-64的線路發(fā)送插入相關(guān)告警指示到開銷字節(jié)中，包括插入K1、K2字節(jié)到主STM-64成幀器中。
9.根據(jù)權(quán)利要求8所述的方法，其中在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在線路側(cè)，完成光互連網(wǎng)論壇OIF標(biāo)準(zhǔn)的SFI-5接口功能在接收方向，將2.488Gbps的高速接口信號(hào)轉(zhuǎn)換成155Mbps的低速并行信號(hào)，并送往后面電路進(jìn)行處理；在發(fā)送方向，將155Mbps的低速并行信號(hào)轉(zhuǎn)換成2.488Gbps的高速接口信號(hào)，同時(shí)完成SFI-5接口要求的第17路SKEW和DESKEW信號(hào)的處理。
10.根據(jù)權(quán)利要求9所述的方法，其中在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片中，在系統(tǒng)側(cè)，完成光互連網(wǎng)論壇OIF標(biāo)準(zhǔn)的SFI-4接口功能在接收方向，將622Mbps的高速接口信號(hào)轉(zhuǎn)換成155Mbps的低速并行信號(hào)，并送往后面電路進(jìn)行處理；在發(fā)送方向，將155Mbps的低速并行信號(hào)轉(zhuǎn)換成622Mbps的高速接口信號(hào)輸出。
11.根據(jù)權(quán)利要求3所述的方法，其特征是在可編程門陣列FPGA或?qū)Ｓ肁SIC芯片和主STM-64成幀器之間，設(shè)有告警和開銷總線接口，處理告警信號(hào)的溝通和開銷字節(jié)的抽取和插入。
全文摘要
本發(fā)明提供一種STM－256成幀器實(shí)現(xiàn)方法，其特征是采用4路STM－64成幀器和可編程門陣列FPGA(可編程門陣列)或?qū)Ｓ肁SIC芯片實(shí)現(xiàn)STM－256成幀器。采用4路STM－64成幀器實(shí)現(xiàn)256路低速VC－4信號(hào)到STM－64數(shù)據(jù)流的復(fù)接，以及實(shí)現(xiàn)STM－64數(shù)據(jù)流到256路低速VC－4信號(hào)分接。這4路STM－64成幀器共同承擔(dān)STM－256凈負(fù)荷信號(hào)的處理、指針調(diào)整、通道開銷處理(直通、插入和終結(jié))等功能。FPGA芯片或?qū)Ｓ肁SIC芯片完成STM－256成幀器所要求的4路STM－64成幀器無法完成的其它功能。采用本發(fā)明的技術(shù)，可以實(shí)現(xiàn)標(biāo)準(zhǔn)STM－256幀結(jié)構(gòu)的成幀，解決了STM－256成幀器芯片難以集成的難題，可以按照用戶要求靈活地完成STM－256幀的各種開銷字節(jié)的處理，提供了一種實(shí)用的STM－256成幀器解決方 案。
文檔編號(hào)H04J3/16GK1980107SQ20061016195
公開日2007年6月13日 申請(qǐng)日期2006年12月11日 優(yōu)先權(quán)日2006年12月11日
發(fā)明者呂建新 申請(qǐng)人:烽火通信科技股份有限公司