專利名稱：一種海上遠(yuǎn)距離信號(hào)傳輸裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提出的是通訊領(lǐng)域的信號(hào)傳輸設(shè)備，具體地說(shuō)是一種海上遠(yuǎn)距離信號(hào)傳輸裝置。
背景技術(shù)：
在本發(fā)明提出以前，在一定區(qū)域海上油氣田作業(yè)的船只、運(yùn)輸船隊(duì)通常采用無(wú)線或衛(wèi)星通訊方式進(jìn)行語(yǔ)音或其它業(yè)務(wù)傳輸，通信帶寬、業(yè)務(wù)類型、業(yè)務(wù)量受限或資源昂貴而無(wú)法長(zhǎng)期占用信道進(jìn)行大容量業(yè)務(wù)傳輸，因此海上用戶迫切希望出現(xiàn)一種新型的通訊手段，以滿足日益增加的信息交互要求。
目前市場(chǎng)上只能提供異步數(shù)據(jù)接口產(chǎn)品，難以實(shí)現(xiàn)同步/異步數(shù)據(jù)轉(zhuǎn)換，因此不能夠適應(yīng)海上測(cè)控同、異步信號(hào)傳輸?shù)膽?yīng)用。

發(fā)明內(nèi)容
為了實(shí)現(xiàn)同時(shí)能夠傳輸數(shù)據(jù)、音頻及視頻信號(hào)，并實(shí)現(xiàn)信號(hào)的同、異步轉(zhuǎn)換，本發(fā)明提出一種海上遠(yuǎn)距離信號(hào)傳輸裝置。該裝置通過(guò)IP網(wǎng)絡(luò)與傳輸設(shè)備的組合連接，實(shí)現(xiàn)海上用戶數(shù)據(jù)、音頻及視頻同步與異步傳輸?shù)男枰?br> 本發(fā)明解決其技術(shù)問(wèn)題所采取的方案是同步數(shù)據(jù)信號(hào)和異步數(shù)據(jù)信號(hào)接入同步/異步網(wǎng)關(guān)，電話的語(yǔ)音信號(hào)接入語(yǔ)音網(wǎng)關(guān)，圖像信號(hào)接入圖像網(wǎng)關(guān)，網(wǎng)關(guān)將音頻、視頻及數(shù)據(jù)信號(hào)通過(guò)IP網(wǎng)傳輸?shù)浇粨Q機(jī)內(nèi)，交換機(jī)通過(guò)數(shù)據(jù)線依次與IP保密機(jī)、路由器、無(wú)線網(wǎng)橋和A功率放大器及B功率放大器并與A天線與B天線分別相連接。從交換機(jī)上獲得的數(shù)據(jù)信號(hào)通過(guò)保密機(jī)和路由器到達(dá)無(wú)線網(wǎng)橋，無(wú)線網(wǎng)橋?qū)⑿盘?hào)轉(zhuǎn)換成為無(wú)線信號(hào)源，在分別通過(guò)A功率放大器和B功率放大器進(jìn)行功率放大處理，形成無(wú)線信號(hào)并通過(guò)A天線和B天線發(fā)射到環(huán)境空間內(nèi)。
在同步/異步網(wǎng)關(guān)內(nèi)設(shè)有同步/異步轉(zhuǎn)換接口，由異步數(shù)據(jù)接口、同步數(shù)據(jù)接口、A接口，B接口、中心處理器、晶振器通過(guò)電路連接構(gòu)成。
本發(fā)明裝置的有益效果是結(jié)構(gòu)簡(jiǎn)單，保密性強(qiáng)，配套性好，并利用現(xiàn)有的IP網(wǎng)絡(luò)，實(shí)現(xiàn)海上-海上-陸地之間的數(shù)據(jù)、語(yǔ)音及圖像信號(hào)同步與異步傳輸。


圖1為本發(fā)明傳輸裝置結(jié)構(gòu)部件構(gòu)成2為本發(fā)明傳輸裝置同步/異步網(wǎng)關(guān)部件構(gòu)成及線路連接3為本發(fā)明傳輸裝置同步數(shù)據(jù)轉(zhuǎn)異步數(shù)據(jù)運(yùn)行方框4為本發(fā)明傳輸裝置異步數(shù)據(jù)轉(zhuǎn)同步數(shù)據(jù)運(yùn)行方框中，1.同步/異步網(wǎng)關(guān)，1.1.異步數(shù)據(jù)輸入/輸出接口，1.2.A接口，1.3.中心處理器，1.4.B接口，1.5.同步數(shù)據(jù)輸入/輸出接口，1.6.電源線，1.7.地線，1.8.晶振器，1.9.指示燈電阻，1.10.指示燈，2.語(yǔ)音網(wǎng)關(guān)，3.圖像網(wǎng)關(guān)，4.交換機(jī)，5.IP保密機(jī)，6.路由器，7.無(wú)線網(wǎng)橋，8.A功率放大器，9.B功率放大器，10.A天線，11.B天線。
具體實(shí)施例方式
如圖1所示，同步數(shù)據(jù)信號(hào)和異步數(shù)據(jù)信號(hào)接入同步/異步網(wǎng)關(guān)1，電話的語(yǔ)音信號(hào)接入語(yǔ)音網(wǎng)關(guān)2，圖像信號(hào)接入圖像網(wǎng)關(guān)3，網(wǎng)關(guān)將音頻、視頻及數(shù)據(jù)信號(hào)通過(guò)IP網(wǎng)傳輸?shù)浇粨Q機(jī)4內(nèi)，交換機(jī)通過(guò)數(shù)據(jù)線依次與IP保密機(jī)、路由器、無(wú)線網(wǎng)橋和A功率放大器及B功率放大器相連接，A天線與B天線分別與A功率放大器與B功率放大器相連接。從交換機(jī)上獲得的數(shù)據(jù)信號(hào)通過(guò)保密機(jī)5和路由器6到達(dá)無(wú)線網(wǎng)橋7，無(wú)線網(wǎng)橋?qū)⑿盘?hào)轉(zhuǎn)換成為無(wú)線信號(hào)源，在分別通過(guò)A功率放大器和B功率放大器進(jìn)行功率放大處理，形成無(wú)線信號(hào)并通過(guò)A天線和B天線發(fā)射到環(huán)境空間內(nèi)。
對(duì)方可以以無(wú)線信號(hào)的方式接收信號(hào)，并還原成為音頻、視頻及數(shù)據(jù)信號(hào)，通過(guò)相應(yīng)的讀出裝置進(jìn)行讀出。
圖2所表示的是同步/異步數(shù)據(jù)轉(zhuǎn)換電路的部件構(gòu)成與連接線路圖。利用晶振器與數(shù)據(jù)輸入、輸出接口及運(yùn)行芯片的數(shù)據(jù)處理，實(shí)現(xiàn)同步數(shù)據(jù)傳輸和異步數(shù)據(jù)轉(zhuǎn)換與傳輸。
同步/異步數(shù)據(jù)傳輸與轉(zhuǎn)換由異步數(shù)據(jù)接口、同步數(shù)據(jù)接口、A接口、B接口、中心處理器及晶振器、指示燈通過(guò)電路連接構(gòu)成。
同步/異步數(shù)據(jù)轉(zhuǎn)換與傳輸電路連接說(shuō)明+5V電源線分別通過(guò)電容C9和C10與地線相連接，地線與異步數(shù)據(jù)輸入/輸出接口1.1的7腳相連接；+5V電源線又與電容C3相連接并接入到A接口1.2上，與16腳相接通；+5V電源線接入到晶振器的8腳上，并通過(guò)5腳與中心處理器1.3的83腳相連通，同時(shí)+5V電源線與中心處理器的3腳相連接；
+5V電源線通過(guò)電阻R1和指示燈1.10的異步數(shù)據(jù)指示燈與中心處理器1.3的32腳相連接，并通過(guò)電阻R2與指示燈1.10的同步數(shù)據(jù)指示燈與中心處理器1.3的49腳相連通，同時(shí)通過(guò)電阻R3與指示燈1.10的電源指示燈相連通，并接地。
+5V電源線通過(guò)電容C7與B接口1.4的2腳相連接，并直接與B接口的16腳相連接；+5V電源線還與同步數(shù)據(jù)輸入/輸出接口1.5的4腳相連接；A接口1.2的構(gòu)成在A接口上分別接入電容C1和C2，C1的兩腳分別與A接口的1、3腳相連接，C2兩腳分別與A接口的4、5腳相連接，在A接口的6腳上連接電容4并與地線相連通，在A接口內(nèi)安裝有4塊芯片。其中芯片a的14腳與異步數(shù)據(jù)輸入/輸出接口1.1的4腳相連接，構(gòu)成滿輸出(full)，11腳與中心處理器1.3的11腳相連接；芯片b的7腳與異步數(shù)據(jù)輸入/輸出接口1.1的2腳相連接構(gòu)成數(shù)據(jù)輸出(TD)，10腳與中心處理器1.3的12腳相連接；芯片c的13腳與異步數(shù)據(jù)輸入/輸出接口1.1的3腳相連接，構(gòu)成數(shù)據(jù)輸RD，12腳與中心處理器1.3的23腳相連接；芯片d的8、9腳與A接口1.2內(nèi)相連接；A接口的15腳接地。
中心處理器1.3的構(gòu)成在中心處理器上設(shè)有83、11、12、23、3、13、32、38、43、47、66、78、1、2、19、44、59、72、82、84腳，其上安裝有可編程邏輯芯片；B接口1.4的構(gòu)成在B接口上分別通過(guò)1、3腳接有電容C5，通過(guò)4、5腳接有C6，通過(guò)6腳接有C8并與同步數(shù)據(jù)輸入/輸出接口1.5的7腳及地線相連接。在B接口內(nèi)安裝有4塊芯片。芯片e的11腳與中心處理器1.3的30腳相連接，14腳與同步數(shù)據(jù)輸入/輸出接口1.5的2腳相連接，構(gòu)成數(shù)據(jù)輸出(TD)；芯片f的10腳與中心處理器的70腳相連接，7腳與同步數(shù)據(jù)輸入/輸出接口1.5的4腳相連接，構(gòu)成時(shí)鐘輸出(CIK-OUT)；芯片g的12、13腳與其內(nèi)相連接；芯片h的9腳與中心處理器的77腳相連接，8腳與同步數(shù)據(jù)輸入/輸出接口1.5的3腳相連接，構(gòu)成數(shù)據(jù)輸入(RD)。
異步數(shù)據(jù)接口1.1接于2、3、4、7腳，同步數(shù)據(jù)接口1.5接于2、3、4、7、24腳。
在中心處理器與電源線之間連接有晶振器，用于整數(shù)分頻。
在A接口與異步數(shù)據(jù)接口1.1之間構(gòu)成緩沖區(qū)滿(FULL)、數(shù)據(jù)輸出(TD)和數(shù)據(jù)輸入(RD)。在B接口與同步數(shù)據(jù)接口之間構(gòu)成時(shí)鐘輸出(CIK-OUT)、數(shù)據(jù)輸出(TD)和數(shù)據(jù)輸入(RD)。
同步/異步數(shù)據(jù)轉(zhuǎn)換運(yùn)行據(jù)圖3所示，通過(guò)晶振器所獲得的時(shí)間數(shù)據(jù)輸入到時(shí)鐘分頻及控制系統(tǒng)，同時(shí)同步數(shù)據(jù)輸入到串并轉(zhuǎn)換電路中，形成數(shù)據(jù)碼進(jìn)行數(shù)據(jù)鎖存，通過(guò)時(shí)鐘分頻控制的輸出使能使數(shù)據(jù)碼進(jìn)行串行輸出，形成異步數(shù)據(jù)輸出源。
同步/異步數(shù)據(jù)輸出運(yùn)行據(jù)圖4所示，從異步輸入數(shù)據(jù)中提取同步數(shù)據(jù)進(jìn)行時(shí)鐘分頻與控制過(guò)程使所輸入的異步數(shù)據(jù)實(shí)現(xiàn)串并轉(zhuǎn)換，通過(guò)鎖存使能進(jìn)行輸入數(shù)據(jù)的鎖存，通過(guò)讀入使能和讀出使能將輸入的數(shù)據(jù)進(jìn)入到先進(jìn)先出寄存器中，當(dāng)數(shù)據(jù)滿時(shí)運(yùn)行滿輸出，寄存數(shù)據(jù)通過(guò)輸出使能形成同步數(shù)據(jù)輸出。
中心處理器上所安裝的可編程序控制器輸入同步數(shù)據(jù)、異步數(shù)據(jù)輸入、輸出及轉(zhuǎn)換和設(shè)備運(yùn)行程序。
實(shí)施例同步數(shù)據(jù)采用4800bit/s，異步數(shù)據(jù)采用9600bit/s，異步數(shù)據(jù)輸入/輸出接口1.1和同步數(shù)據(jù)輸入/輸出接口1.5采用DB25接口，A接口1.2和B接口1.4上的芯片采用RS232的MAX232，中心處理器1.3采用EPM7128大規(guī)?？删幊踢壿嬓酒?，晶振器頻率采用1.8432MHz，經(jīng)過(guò)分頻獲得4800赫茲和9600赫茲時(shí)鐘數(shù)據(jù)。
同步數(shù)據(jù)信號(hào)和異步數(shù)據(jù)信號(hào)接入同步/異步網(wǎng)關(guān)1，電話的語(yǔ)音信號(hào)接入語(yǔ)音網(wǎng)關(guān)2，圖像信號(hào)接入圖像網(wǎng)關(guān)3，網(wǎng)關(guān)將音頻、視頻及數(shù)據(jù)信號(hào)通過(guò)IP網(wǎng)傳輸?shù)浇粨Q機(jī)4內(nèi)，交換機(jī)通過(guò)數(shù)據(jù)線依次與IP保密機(jī)、路由器、無(wú)線網(wǎng)橋、和A功率放大器及B功率放大器相連接，A天線與B天線分別與A功率放大器與B功率放大器相連接。從交換機(jī)上獲得的數(shù)據(jù)信號(hào)通過(guò)保密機(jī)5和路由器6到達(dá)無(wú)線網(wǎng)橋7，無(wú)線網(wǎng)橋?qū)⑿盘?hào)轉(zhuǎn)換成為無(wú)線信號(hào)源，在分別通過(guò)A功率放大器和B功率放大器進(jìn)行功率放大處理，形成無(wú)線信號(hào)并通過(guò)A天線和B天線發(fā)射到環(huán)境空間內(nèi)。
同步/異步數(shù)據(jù)傳輸與轉(zhuǎn)換由異步數(shù)據(jù)接口、同步數(shù)據(jù)接口、A接口、B接口、中心處理器及晶振器通過(guò)電路連接構(gòu)成。
同步/異步數(shù)據(jù)傳輸與轉(zhuǎn)換電路連接說(shuō)明+5V電源線分別通過(guò)電容C9和C10與地線相連接，地線與9600bit/s異步數(shù)據(jù)輸入/輸出接口1.1的7腳相連接；+5V電源線又與電容C3相連接并接入到A接口1.2上，與16腳相接通；+5V電源線接入到晶振器的8腳上，并通過(guò)5腳與中心處理器1.3的83腳相連通，同時(shí)+5V電源線與中心處理器的3腳相連接；+5V電源線通過(guò)電阻R1和指示燈1.10的9600bit/s異步數(shù)據(jù)指示燈與中心處理器1.3的32腳相連接，并通過(guò)電阻R2與指示燈1.10的4800bit/s同步數(shù)據(jù)指示燈與中心處理器1.3的49腳相連通，同時(shí)通過(guò)電阻R3與指示燈1.10的電源指示燈相連通，并接地。
+5V電源線通過(guò)電容C7與B接口1.4的2腳相連接，并直接與B接口的16腳相連接；+5V電源線還與4800bit/s同步數(shù)據(jù)輸入/輸出接口1.5的4腳相連接；A接口1.2的構(gòu)成在A接口上分別接入電容C1和C2，C1的兩腳分別與A接口的1、3腳相連接，C2兩腳分別與A接口的4、5腳相連接，在A接口的6腳上連接電容4并與地線相連通，在A接口內(nèi)安裝有4塊芯片。其中芯片a的14腳與9600bit/s異步數(shù)據(jù)輸入/輸出接口1.1的4腳相連接，構(gòu)成滿輸出(full)，11腳與中心處理器1.3的11腳相連接；芯片b的7腳與9600bit/s異步數(shù)據(jù)輸入/輸出接口的2腳相連接構(gòu)成TD，10腳與1.3的12腳相連接；芯片c的13腳與9600bit/s異步數(shù)據(jù)輸入/輸出接口的3腳相連接，構(gòu)成RD，12腳與中心處理器的23腳相連接；芯片d的8、9腳與A接口1.2內(nèi)相連接；A接口的15腳接地。
中心處理器1.3的構(gòu)成在中心處理器上設(shè)有83、11、12、23、3、13、32、38、43、47、66、78、1、2、19、44、59、72、82、84腳，并安裝有數(shù)據(jù)處理芯片，采用EPM7128大規(guī)?？删幊踢壿嬓酒?；B接口1.4的構(gòu)成在B接口上分別通過(guò)1、3腳接有電容C5，通過(guò)4、5腳接有C6，通過(guò)6腳接有C8并與4800bit/s同步數(shù)據(jù)輸入/輸出接口1.5的7腳及地線相連接。在B接口內(nèi)安裝有4塊芯片。芯片e的11腳與中心處理器1.3的30腳相連接，14腳與4800bit/s同步數(shù)據(jù)輸入/輸出接口的2腳相連接，構(gòu)成輸出數(shù)據(jù)(TD)；芯片f的10腳與中心處理器的70腳相連接，7腳與4800bit/s同步數(shù)據(jù)輸入/輸出接口的4腳相連接，構(gòu)成時(shí)鐘輸出(CIK-OUT)；芯片g的12、13腳與其內(nèi)相連接；芯片h的9腳與中心處理器的77腳相連接，8腳與4800bit/s同步數(shù)據(jù)輸入/輸出接口的3腳相連接，構(gòu)成輸入數(shù)據(jù)(RD)。
9600bit/s異步數(shù)據(jù)接口接于2、3、4、7腳，4800bit/s同步數(shù)據(jù)接口接于2、3、4、7、24腳。
1.8432MHz頻率晶振用于整數(shù)分頻獲得4800赫茲和9600赫茲時(shí)鐘。
在A接口與異步數(shù)據(jù)接口之間構(gòu)成緩沖區(qū)滿(FULL)、數(shù)據(jù)輸出(TD)和數(shù)據(jù)輸入(RD)。在B接口與同步數(shù)據(jù)接口之間構(gòu)成時(shí)鐘輸出(CIK-OUT)、數(shù)據(jù)輸出(TD)和數(shù)據(jù)輸入(RD)。
同步/異步數(shù)據(jù)轉(zhuǎn)換運(yùn)行通過(guò)晶振器所獲得的時(shí)間數(shù)據(jù)輸入到時(shí)鐘分頻及控制系統(tǒng)，同時(shí)4800bit/s數(shù)據(jù)輸入到串并轉(zhuǎn)換電路中，形成數(shù)據(jù)碼進(jìn)行數(shù)據(jù)鎖存，通過(guò)時(shí)鐘分頻控制的輸出使能使數(shù)據(jù)碼進(jìn)行串行輸出，形成9600bit/s數(shù)據(jù)輸出源。
同步/異步數(shù)據(jù)輸出運(yùn)行從9600bit/s輸入數(shù)據(jù)中提取同步數(shù)據(jù)進(jìn)行時(shí)鐘分頻與控制過(guò)程使所輸入的9600bit/s數(shù)據(jù)實(shí)現(xiàn)串并轉(zhuǎn)換，通過(guò)鎖存使能進(jìn)行輸入數(shù)據(jù)的鎖存，通過(guò)讀入使能和讀出使能將輸入的數(shù)據(jù)進(jìn)入到先進(jìn)先出寄存器中，當(dāng)數(shù)據(jù)滿時(shí)運(yùn)行滿輸出，寄存數(shù)據(jù)通過(guò)輸出使能形成4800bit/s數(shù)據(jù)輸出。
該單元使用DB25接口，采用典型的RS232接口芯片MAX232，該芯片使用單一+5V電源，利用芯片內(nèi)部電源泵和外部電容(均為1uf)，可得到±10V的電源電壓，對(duì)外輸出±10V電平，即“1”碼時(shí)為-10V，“0”碼時(shí)為+10V，對(duì)內(nèi)輸出TTL電平，實(shí)現(xiàn)RS232電平和TTL電平之間的互換。
MAX232芯片為16DIP分裝，其中10、11腳為RS232電平輸入，對(duì)應(yīng)7、14腳為T(mén)TL電平輸出8、13、腳為T(mén)TL電平輸出，對(duì)應(yīng)9、12腳為RS232電平輸出。
4800bit/s同步/9600bit/s異步數(shù)據(jù)轉(zhuǎn)換控制4800bit/s同步數(shù)據(jù)轉(zhuǎn)換為9600bit/s異步數(shù)據(jù)。
根據(jù)RS232同步數(shù)據(jù)傳輸規(guī)范，使用DB25針接口時(shí)，2腳為發(fā)送數(shù)據(jù)，3腳為接收數(shù)據(jù)，7腳為公共地，17腳為接收數(shù)據(jù)同步時(shí)鐘，24腳為發(fā)送數(shù)據(jù)同步時(shí)鐘，4腳為請(qǐng)求發(fā)送等。由于同步4800bit/s數(shù)據(jù)較9600bit/s異步數(shù)據(jù)速率較慢，因此轉(zhuǎn)換電路較為簡(jiǎn)單，本電路采用內(nèi)分頻時(shí)鐘工作，1.8432MHz經(jīng)分頻得到4800KHz和9600KHz時(shí)鐘，4800bit/s數(shù)據(jù)在4800KHz時(shí)鐘作用下，經(jīng)串并轉(zhuǎn)換得到8位并行數(shù)據(jù)，然后由鎖存器將數(shù)據(jù)鎖存，在輸出使能信號(hào)控制下，將接收鎖存的數(shù)據(jù)并行置入串行輸出單元，然后在9600KHz時(shí)鐘作用下，按9600bit/s速率輸出數(shù)據(jù)，實(shí)現(xiàn)4800bit/s到9600bit/s數(shù)據(jù)的轉(zhuǎn)換。
將4800bit/s同步數(shù)據(jù)接口DB25-4腳接電源電壓，使4800bit/s同步數(shù)據(jù)始終處于數(shù)據(jù)接收狀態(tài)。
9600bit/s異步數(shù)據(jù)轉(zhuǎn)換為4800bit/s同步數(shù)據(jù)根據(jù)RS232異步數(shù)據(jù)傳輸規(guī)范，使用DB25接口時(shí)，2腳為發(fā)送數(shù)據(jù)，3腳為接收數(shù)據(jù)，7腳為公共地，4腳為請(qǐng)求發(fā)送。因輸入速率大于輸出速率，所以該電路較為復(fù)雜。
由于9600bit/s異步數(shù)據(jù)幀格式一般為1位起始位，8位數(shù)據(jù)位和1位停止位，因此在數(shù)據(jù)到來(lái)時(shí)首先要從數(shù)據(jù)中提取幀同步頭，由同步頭開(kāi)始進(jìn)行數(shù)據(jù)的串并轉(zhuǎn)換和同步分頻，使9600KHz時(shí)鐘同步于數(shù)據(jù)，否則將出現(xiàn)誤碼，經(jīng)同步串并轉(zhuǎn)換后由數(shù)據(jù)鎖存器鎖存，然后送到FIFO(先進(jìn)先出)寄存器，再由4800KHz時(shí)鐘進(jìn)行并串轉(zhuǎn)換輸出4800bit/s同步數(shù)據(jù)，同時(shí)輸出4800Hz時(shí)鐘。FIFO(先進(jìn)先出)寄存器按9600÷10＝960Hz的速率寫(xiě)入，按4800÷8＝600Hz的速率讀出，當(dāng)FIFO(先進(jìn)先出)寄存器寫(xiě)滿時(shí)，F(xiàn)ULL輸出數(shù)據(jù)滿信號(hào)，通知對(duì)方(DCE)停止發(fā)送數(shù)據(jù)，當(dāng)FIFO先進(jìn)先出寄存器讀出為空時(shí)，F(xiàn)IFO恢復(fù)常態(tài)，通知對(duì)方(DCE)可繼續(xù)發(fā)送數(shù)據(jù)。
4800bit/s/9600bit/s同步/異步接口互換的適應(yīng)范圍本設(shè)備適應(yīng)于輸出為同步串行數(shù)據(jù)的數(shù)據(jù)終端設(shè)備(DTE)之間通過(guò)數(shù)據(jù)中接設(shè)備(DCE)提供的異步通道進(jìn)行的數(shù)據(jù)通信。
該單元使用EPM7128大規(guī)?？删幊踢壿嬓酒贛AX+PLUS環(huán)境下，利用VHDL硬件描述語(yǔ)音，實(shí)現(xiàn)4800bit/s同步數(shù)據(jù)和9600bit/s異步數(shù)據(jù)轉(zhuǎn)換。
數(shù)據(jù)處理進(jìn)程依次進(jìn)行同步提取進(jìn)程、串并轉(zhuǎn)換進(jìn)程、并串轉(zhuǎn)換進(jìn)程、寄存器進(jìn)程、時(shí)終分頻進(jìn)程、控制進(jìn)程。
利用本發(fā)明的裝置進(jìn)行海上船只與船只之間信號(hào)傳輸，同步數(shù)據(jù)與異步數(shù)據(jù)信號(hào)輸入到微機(jī)內(nèi)，并通過(guò)輸出線接入同步/異步網(wǎng)關(guān)上，電話線接入到語(yǔ)音網(wǎng)關(guān)上，視頻頭接入到圖像網(wǎng)關(guān)上，或者將數(shù)據(jù)線、電話線及攝像頭線同時(shí)輸入到微機(jī)內(nèi)，在微機(jī)的輸出端口分別接入到同步/異步網(wǎng)關(guān)、語(yǔ)音網(wǎng)關(guān)及圖像網(wǎng)關(guān)上，通過(guò)網(wǎng)關(guān)的信號(hào)源接入到交換機(jī)上，再通過(guò)IP保密機(jī)及路由器到達(dá)無(wú)線網(wǎng)橋上，經(jīng)過(guò)無(wú)線網(wǎng)橋的數(shù)據(jù)處理形成無(wú)線信號(hào)數(shù)據(jù)源，然后通過(guò)A功率放大器和B功率放大器對(duì)無(wú)線信號(hào)進(jìn)行功率放大，并分別接入到A天線和B天線上發(fā)射到空中。另一只船只通過(guò)天線接收到信號(hào)后，通過(guò)微機(jī)或電視機(jī)和電話機(jī)便可以將對(duì)方所輸出的信號(hào)轉(zhuǎn)變成為現(xiàn)實(shí)數(shù)據(jù)、語(yǔ)音及圖像，供參考使用。另一船只也可通過(guò)本發(fā)明的裝置進(jìn)行信號(hào)的發(fā)射。
經(jīng)過(guò)本發(fā)明裝置可以實(shí)現(xiàn)數(shù)據(jù)信號(hào)、語(yǔ)音信號(hào)及圖像信號(hào)的無(wú)線傳輸，并且能夠進(jìn)行同步數(shù)據(jù)與異步數(shù)據(jù)轉(zhuǎn)換，實(shí)現(xiàn)海上遠(yuǎn)距離信號(hào)無(wú)線傳輸。
本發(fā)明的裝置可以用于海上-海上，海上-陸地及陸地-陸地之間的信號(hào)搜索與傳輸，用于現(xiàn)場(chǎng)調(diào)度、現(xiàn)場(chǎng)指揮，現(xiàn)場(chǎng)監(jiān)控的軍事及民用的聯(lián)絡(luò)及信號(hào)傳送與接收。
權(quán)利要求
1.一種海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是同步數(shù)據(jù)信號(hào)和異步數(shù)據(jù)信號(hào)接入同步/異步網(wǎng)關(guān)(1)，電話的語(yǔ)音信號(hào)接入語(yǔ)音網(wǎng)關(guān)(2)，圖像信號(hào)接入圖像網(wǎng)關(guān)(3)，網(wǎng)關(guān)將音頻、視頻及數(shù)據(jù)信號(hào)通過(guò)IP網(wǎng)傳輸?shù)浇粨Q機(jī)(4)內(nèi)，交換機(jī)通過(guò)數(shù)據(jù)線依次與IP保密機(jī)、路由器、無(wú)線網(wǎng)橋和A功率放大器及B功率放大器與A天線和B天線相連接。
2.根據(jù)權(quán)利要求1所述的海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是同步/異步網(wǎng)關(guān)由異步數(shù)據(jù)接口(1.1)、同步數(shù)據(jù)接口(1.5)、A接口(1.2)、B接口(1.4)、中心處理器(1.3)及晶振器(1.8)、指示燈(1.10)通過(guò)電路連接構(gòu)成。
3.根據(jù)權(quán)利要求2所述的海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是+5V電源線分別通過(guò)電容C9和C10與地線相連接，地線與異步數(shù)據(jù)輸入/輸出接口(1.1)的(7)腳相連接；+5V電源線又與電容C3相連接并接入到A接口(1.2)上，與(16)腳相接通；+5V電源線接入到晶振器的(8)腳上，并通過(guò)(5)腳與中心處理器(1.3)的(83)腳相連通，同時(shí)+5V電源線與中心處理器的(3)腳相連接；+5V電源線通過(guò)電阻R1和指示燈(1.10)的異步數(shù)據(jù)指示燈與中心處理器(1.3)的(32)腳相連接，并通過(guò)電阻R2與指示燈(1.10)的同步數(shù)據(jù)指示燈與中心處理器(1.3)的(49)腳相連通，同時(shí)通過(guò)電阻R3與指示燈(1.10)的電源指示燈相連通并接地；+5V電源線通過(guò)電容C7與B接口(1.4)的(2)腳相連接，并直接與B接口的(16)腳相連接；+5V電源線還與同步數(shù)據(jù)輸入/輸出接口(1.5)的(4)腳相連接。
4.根據(jù)權(quán)利要求3所述的海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是A接口(1.2)的構(gòu)成在A接口上分別接入電容C1和C2，C1的兩腳分別與A接口的(1)、(3)腳相連接，C2兩腳分別與A接口的(4)、(5)腳相連接，在A接口的(6)腳上連接電容(4)并與地線相連通，在A接口內(nèi)安裝有4塊芯片，其中芯片a的(14)腳與異步數(shù)據(jù)輸入/輸出接口(1.1)的(4)腳相連接，構(gòu)成滿輸出(full)，(11)腳與中心處理器(1.3)的(11)腳相連接；芯片b的(7)腳與異步數(shù)據(jù)輸入/輸出接口(1.1)的(2)腳相連接構(gòu)成數(shù)據(jù)輸出(TD)，(10)腳與中心處理器(1.3)的(12)腳相連接；芯片c的(13)腳與異步數(shù)據(jù)輸入/輸出接口(1.1)的(3)腳相連接，構(gòu)成數(shù)據(jù)輸入RD，(12)腳與中心處理器(1.3)的(23)腳相連接；芯片d的(8)、(9)腳與A接口(1.2)內(nèi)相連接，A接口的(15)腳接地。
5.根據(jù)權(quán)利要求3所述的海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是中心處理器(1.3)的構(gòu)成在中心處理器上設(shè)有(83)、(11)、(12)、(23)、(3)、(13)、(32)、(38)、(43)、(47)、(66)、(78)、(1)、(2)、(19)、(44)、(59)、(72)、(82)、(84)腳，其上安裝有可編程邏輯芯片。
6.根據(jù)權(quán)利要求3所述的海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是B接口(1.4)的構(gòu)成在B接口上分別通過(guò)(1)、(3)腳接有電容C5，通過(guò)(4)、(5)腳接有C6，通過(guò)(6)腳接有C8并與同步數(shù)據(jù)輸入/輸出接口(1.5)的(7)腳及地線相連接。在B接口內(nèi)安裝有(4)塊芯片，芯片e的(11)腳與中心處理器(1.3)的(30)腳相連接，(14)腳與同步數(shù)據(jù)輸入/輸出接口(1.5)的(2)腳相連接，構(gòu)成數(shù)據(jù)輸出(TD)；芯片f的(10)腳與中心處理器的(70)腳相連接，(7)腳與同步數(shù)據(jù)輸入/輸出接口(1.5)的(4)腳相連接，構(gòu)成時(shí)鐘輸出(CIK-OUT)；芯片g的(12)、(13)腳與其內(nèi)相連接；芯片h的(9)腳與中心處理器的(77)腳相連接，(8)腳與同步數(shù)據(jù)輸入/輸出接口(1.5)的(3)腳相連接，構(gòu)成數(shù)據(jù)輸入(RD)。
7.根據(jù)權(quán)利要求3所述的海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是異步數(shù)據(jù)接口(1.1)接于(2)、(3)、(4)、(7)腳，同步數(shù)據(jù)接口(1.5)接于(2)、(3)、(4)、(7)、(24)腳。
8.根據(jù)權(quán)利要求3所述的海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是在中心處理器與電源線之間連接有晶振器，用于整數(shù)分頻。
9.根據(jù)權(quán)利要求3所述的海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是在A接口與異步數(shù)據(jù)接口(1.1)之間構(gòu)成緩沖區(qū)滿(FULL)、數(shù)據(jù)輸出(TD)和數(shù)據(jù)輸入(RD)，在B接口與同步數(shù)據(jù)接口之間構(gòu)成時(shí)鐘輸出(CIK-OUT)、數(shù)據(jù)輸出(TD)和數(shù)據(jù)輸入(RD)。
10.根據(jù)權(quán)利要求3所述的海上遠(yuǎn)距離信號(hào)傳輸裝置，其特征是同步數(shù)據(jù)采用4800bit/s，異步數(shù)據(jù)采用9600bit/s，同步數(shù)據(jù)與異步數(shù)據(jù)轉(zhuǎn)換通過(guò)晶振器分頻進(jìn)行。
全文摘要
本發(fā)明提出的是通訊領(lǐng)域的一種海上遠(yuǎn)距離信號(hào)傳輸裝置。同、異步信號(hào)接入同步/異步網(wǎng)關(guān)，語(yǔ)音接入語(yǔ)音網(wǎng)關(guān)，圖像接入圖像網(wǎng)關(guān)，網(wǎng)關(guān)將音頻、視頻及數(shù)據(jù)信號(hào)通過(guò)IP網(wǎng)傳輸?shù)浇粨Q機(jī)內(nèi)，交換機(jī)通過(guò)數(shù)據(jù)線依次與IP保密機(jī)、路由器、無(wú)線網(wǎng)橋和A功率放大器及B功率放大器并與A天線與B天線分別相連接。同步/異步網(wǎng)關(guān)由異步數(shù)據(jù)接口、同步數(shù)據(jù)接口、A接口，B接口、中心處理器、晶振器通過(guò)電路連接構(gòu)成。本發(fā)明裝置結(jié)構(gòu)簡(jiǎn)單，保密性強(qiáng)，配套性好，并利用現(xiàn)有的IP網(wǎng)絡(luò)，實(shí)現(xiàn)海上－海上－陸地之間的數(shù)據(jù)、語(yǔ)音及圖像信號(hào)同步與異步傳輸。
文檔編號(hào)H04L7/00GK101047409SQ20061015588
公開(kāi)日2007年10月3日 申請(qǐng)日期2006年12月29日 優(yōu)先權(quán)日2006年12月29日
發(fā)明者馬臣, 王敏, 樸范律, 王寶才, 肖賢, 魏奇, 任虹, 蘆憲祥, 李長(zhǎng)春, 彭東 申請(qǐng)人:葫蘆島聯(lián)博電子技術(shù)有限公司