專利名稱：用于將串行數(shù)據(jù)流轉(zhuǎn)換到數(shù)據(jù)通道的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在通信接口中將串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù)流的方法，其中將所述串行數(shù)據(jù)流多路分解到給定數(shù)目的通道，并為至少一個數(shù)據(jù)通道的至少一個數(shù)據(jù)塊預(yù)設(shè)一個同步報頭。
背景技術(shù)：
SERDES成幀器接口(SFI)定義了SONET/SDH成幀器(同步光網(wǎng)絡(luò)/同步數(shù)字系列成幀器)(或其它設(shè)備，例如向前糾錯(FEC)處理器)與高速并串/串并(SERDES)邏輯之間的電子接口。將第一芯片接收到的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)信號，并行地傳送給第二芯片。芯片之間的傳輸線(其傳送每個通道的數(shù)據(jù))可能具有不同的長度，因此通道之間的傳輸時間可能不同。在第二芯片中必須將并行數(shù)據(jù)再次串行化，將所接收到的并行數(shù)據(jù)排列為正確順序。由于傳輸時間不同，并行信號之間會發(fā)生錯位(skew)。為了檢測這種錯位并能夠以正確順序連接并行信號，目前對于所有通道的所有數(shù)據(jù)塊采用具有比特序列01的固定的2比特同步報頭。
例如，根據(jù)SERDES成幀器接口級別4(SFI-4)階段2標(biāo)準(zhǔn)，將光數(shù)據(jù)流中的數(shù)據(jù)擾亂并且以循環(huán)方式將穿過接收數(shù)據(jù)總線的4比特通道的64比特數(shù)據(jù)塊去掉。將接收到的第一個64比特寫入到與RXDATA[3]相關(guān)聯(lián)的緩沖器中，并將最后一個64比特寫入到與RXDATA
相關(guān)聯(lián)的緩沖器中。緩沖器用作在輸入時域與接收接口時域之間進(jìn)行橋接的一組FIFO(先進(jìn)先出存儲器)。在每個64比特數(shù)據(jù)塊上預(yù)設(shè)同步報頭01以在發(fā)送之前即在從第一芯片發(fā)送到第二芯片之前構(gòu)造一個66比特數(shù)據(jù)塊。
在將固定的同步報頭01與64比特數(shù)據(jù)塊一起使用時，每64比特中就周期性地出現(xiàn)一次比特序列01。在第二芯片中必須識別同步報頭。遺憾的是，比特序列01出現(xiàn)得相當(dāng)頻繁并且因此不能確定所識別的序列01是否對應(yīng)于一個同步報頭。為了減輕這一問題，可在發(fā)送前將數(shù)據(jù)擾亂。此外，如果錯位大于32比特，就有可能產(chǎn)生模糊現(xiàn)象。因此，根據(jù)現(xiàn)有技術(shù)，只能檢測和糾正較小的錯位。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種用于在對高比特率信號進(jìn)行并行數(shù)據(jù)互連時將串行數(shù)據(jù)流信號轉(zhuǎn)換為并行信號的方法。
這一目的通過前述類型的方法來實現(xiàn)，其中對于至少一個通道，給定或生成包含一個或多個比特但不包含作為固定同步報頭的字01的同步字，并且將該同步字用作為至少一個數(shù)據(jù)塊預(yù)設(shè)的同步報頭。特別地，有利的做法是在為多個數(shù)據(jù)塊預(yù)設(shè)的多個同步報頭上展開該同步字。這樣就可以選擇現(xiàn)有技術(shù)中公知的較長同步字。采用較長的同步字，可以避免模糊現(xiàn)象，并且可以檢測大得多的錯位并相應(yīng)地對信號進(jìn)行糾錯。此外，2比特同步字可以與1比特同步報頭結(jié)合使用，其中0和1交替出現(xiàn)，即第一數(shù)據(jù)塊將比特0預(yù)定為同步報頭，并且同一通道的下一數(shù)據(jù)塊將比特1預(yù)定為同步報頭。因此，對于64比特數(shù)據(jù)塊，周期增大為2×65比特即130比特，可以準(zhǔn)確地檢測更大的錯位。因此，增大了可檢測的錯位的范圍。顯然，主要的優(yōu)點(diǎn)在于采用較長的同步字，即具有3比特的長度或更大長度的同步字，其中該同步字的長度決定了可準(zhǔn)確檢測的錯位?？梢愿鶕?jù)應(yīng)用和期望的錯位來選擇同步字的長度。優(yōu)選地，為每個通道的每個數(shù)據(jù)塊預(yù)設(shè)同步報頭。
在本方法的一個優(yōu)選變型中，例如通過為每個數(shù)據(jù)塊預(yù)設(shè)1比特的同步字，在一個或多個同步報頭上展開該同步字。由此，可以避免模糊現(xiàn)象。
在本方法的又一個變型中，該同步報頭可以包含多個同步報頭塊，每個塊包含給定比特數(shù)的同步字。作為替代，每個塊可以包含整個同步字。
在本發(fā)明方法的一個特別優(yōu)選的變型中，該同步字是偽隨機(jī)比特序列。偽隨機(jī)比特序列可以由線性反饋位移寄存器生成。當(dāng)采用偽隨機(jī)比特序列時，由于偽隨機(jī)比特序列出現(xiàn)在數(shù)據(jù)塊中的概率極低，因此可以不再擾亂數(shù)據(jù)，于是將一部分?jǐn)?shù)據(jù)塊錯誤地識別為同步報頭的概率較低。因此，即使沒有將信號擾亂，對同步字的檢測仍會更加可靠。根據(jù)偽隨機(jī)同步字的長度，可檢測的錯位范圍可以增大幾個量級。優(yōu)選地，同步字非常長，例如為223-1＝8388607比特。
如果在所有通道中采用相同的同步字，則本方法將特別容易實現(xiàn)。但是，如果在不同的通道中采用不同的同步字，則同步字可以與某一通道相關(guān)聯(lián)并且因此數(shù)據(jù)塊可以與某一通道相關(guān)聯(lián)。因此，可以為至少兩個通道給定或生成不同的同步字。這些同步字可以由一個或多個同步字發(fā)生器給定或生成。
在本方法的又一個變型中，對于特定通道的每個數(shù)據(jù)塊可以采用相同的同步報頭。作為替代，至少對于一個通道中彼此相繼的兩個數(shù)據(jù)塊可以采用不同的同步報頭。例如，如果同步字只包括2比特，則對于特定通道的數(shù)據(jù)塊，可以將0和1交替地用作同步報頭。此外，對于一個通道的四個連續(xù)數(shù)據(jù)塊，可以采用例如01、10、11、00作為同步報頭。因此，可以采用不同的動態(tài)的同步報頭。
本發(fā)明還涉及一種接口，特別是SERDES源接口，包括一個用于將串行數(shù)據(jù)流并行化(deserializing)的轉(zhuǎn)換器(gearbox)和多個包括用于為數(shù)據(jù)塊預(yù)設(shè)同步報頭的裝置的數(shù)據(jù)通道，其中提供為至少一個通道生成同步字的同步字發(fā)生器。同步字發(fā)生器可以為所有通道提供同步字?？梢詾橛糜跒閿?shù)據(jù)塊預(yù)設(shè)同步報頭的裝置上游的數(shù)據(jù)塊提供緩沖器，其中由用于從同步字中得到同步報頭的裝置從同步字中得到同步報頭。
優(yōu)選地，將同步字發(fā)生器實現(xiàn)為生成作為同步字的偽隨機(jī)比特序列。對于每個通道，提供單獨(dú)的同步字發(fā)生器。有利的是，在接收并行數(shù)據(jù)的芯片上提供用于報頭提取和錯位校正(de-skewing)的裝置，在發(fā)送前已經(jīng)為該并行數(shù)據(jù)預(yù)設(shè)了從同步字中得到的同步報頭。
從說明書和附圖中可以提煉出本發(fā)明的更多優(yōu)點(diǎn)。根據(jù)本發(fā)明，可以單獨(dú)地或以任意的組合形式共同地使用上述特征和下述特征。所提到的實施例不應(yīng)理解為窮盡的列舉，而應(yīng)理解為具有用于描述本發(fā)明的示例性特征。


附圖中示出了本發(fā)明。
圖1示意性地示出了SFI接口。
圖2以高度示意性的方式示出了串行數(shù)據(jù)流到并行數(shù)據(jù)流的轉(zhuǎn)換。
圖3示出了采用交替的比特序列作為同步報頭的實施例。
具體實施例方式
圖1中示出了SFI接口1的通用功能框圖。接口1是SERDES組件2、向前糾錯(FEC)處理器3和成幀器4之間的接口。光學(xué)設(shè)備到系統(tǒng)(optics-to-system)方向上的數(shù)據(jù)流和系統(tǒng)到光學(xué)設(shè)備(system-to-optics)方向上的數(shù)據(jù)流分別由箭頭5和箭頭6表示。通過并行信號RXDATA[3:0](接收信號)完成SERDES組件2和FEC處理器3之間以及FEC處理器3和成幀器4之間的數(shù)據(jù)傳送。同樣，通過并行信號TXDATA[3:0](發(fā)送信號)完成反方向的數(shù)據(jù)傳送。
圖2中示出了SFI接口的一部分，例如在SERDES組件2中實現(xiàn)的那部分。將輸入串行數(shù)據(jù)流輸入到轉(zhuǎn)換器10中，其中以循環(huán)方式將串行數(shù)據(jù)流多路分解到接收數(shù)據(jù)總線15的4比特通道11-14。通道11-14包括固定長度的特別是64比特的數(shù)據(jù)塊。在每個通道11-14中，由同步報頭預(yù)設(shè)裝置16-19為每個數(shù)據(jù)塊預(yù)設(shè)一個同步報頭。一個同步報頭可以是一個同步字或一個同步字的一部分。在圖2中，示出了每個通道11-14的四個數(shù)據(jù)塊20-23。同步報頭(一個同步字或一個較長同步字的一部分，例如一個同步字的各個比特位)由數(shù)字24-27表示。在這一實施例中，從在同步字發(fā)生器28中作為偽隨機(jī)比特序列而生成的同步字中得到同步報頭24-27。轉(zhuǎn)換器10接收到的串行信號在輸入到轉(zhuǎn)換器10之前可以先被擾亂。在轉(zhuǎn)換器10之后可以將數(shù)據(jù)塊存儲在緩沖器中，特別是存儲在FIFO寄存器中。
圖3的實施例與圖2的實施例的不同之處在于，將從轉(zhuǎn)換器10中的串行數(shù)據(jù)流中提取的數(shù)據(jù)塊緩存在緩沖器30-33中。然后，由同步報頭預(yù)設(shè)裝置34-37為數(shù)據(jù)塊預(yù)設(shè)交替的比特作為同步報頭。因此，為通道42的數(shù)據(jù)塊38、40預(yù)設(shè)比特0作為同步報頭43、45，并為數(shù)據(jù)塊39、41預(yù)設(shè)比特1作為同步報頭44、46。
權(quán)利要求
1.一種在通信接口中將串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù)流的方法，其中將所述串行數(shù)據(jù)流多路分解到給定數(shù)目的通道(11-14、42)，并為至少一個通道(11-14、42)的至少一個數(shù)據(jù)塊(20-23、38-41)預(yù)設(shè)一個同步報頭(24-27、43-46)，所述方法的特征在于對于至少一個通道(11-14、42)，給定或生成包含一個或多個比特但不包含作為固定同步報頭的字01的同步字，并且將所述同步字的至少一部分用作對至少一個數(shù)據(jù)塊(20-23、38-41)預(yù)設(shè)的同步報頭(24-27、43-46)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于所述同步字在一個或多個同步報頭(24-27、43-46)上展開。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于所述同步報頭包含多個同步報頭塊，每個塊包含所述同步字的給定數(shù)目的比特或者每個塊包含所述同步字。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于所述同步字是偽隨機(jī)比特序列。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于在所有通道(11-14、42)中采用相同的同步字。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于對于至少兩個通道(11-14、42)，特別是對于每個通道(11-14、42)，給定或生成不同的同步字。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于對于特定通道(11-14、42)的每個數(shù)據(jù)塊(20-23、38-41)采用相同的同步報頭。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于至少對于一個通道(42)中彼此相繼的兩個數(shù)據(jù)塊(38-41)采用不同的同步報頭。
9.一種接口，特別是SERDES源接口，包括一個用于將串行數(shù)據(jù)流并行化的轉(zhuǎn)換器(10)和包括用于為數(shù)據(jù)塊(20-23、38-41)預(yù)設(shè)同步報頭(24-27、43-46)的裝置的多個數(shù)據(jù)通道(11-14、42)，所述接口的特征在于提供為至少一個通道(11-14、42)生成同步字的同步字發(fā)生器(28)，其中還提供用于從同步字中得到同步報頭的裝置。
10.根據(jù)權(quán)利要求9所述的接口，其特征在于所述同步字發(fā)生器(28)是偽隨機(jī)比特序列發(fā)生器。
11.根據(jù)權(quán)利要求9所述的接口，其特征在于為每個通道(11-14、42)提供一個同步字發(fā)生器(28)。
全文摘要
一種在通信接口中將串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù)流的方法，其中將所述串行數(shù)據(jù)流多路分解到給定數(shù)目的通道(11－14)，并為至少一個通道(11－14)的至少一個數(shù)據(jù)塊(20－23)預(yù)設(shè)一個同步報頭(24－27)，對于至少一個通道(11－14)，給定或生成包含一個或多個比特但不包含作為同步報頭的固定字01的同步字，并將所述同步字的至少一部分用作為至少一個數(shù)據(jù)塊(20－23)預(yù)設(shè)的同步報頭(24－27)。這樣就可以改善錯位校正。
文檔編號H04J3/06GK1832380SQ200510127200
公開日2006年9月13日 申請日期2005年11月29日 優(yōu)先權(quán)日2005年3月9日
發(fā)明者貝特霍爾德·韋丁 申請人:阿爾卡特公司