專(zhuān)利名稱(chēng)：電流傳輸邏輯電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通過(guò)端接傳輸線發(fā)送邏輯信號(hào)，特別涉及通過(guò)傳輸線發(fā)送差分信號(hào)。
背景技術(shù)：
多年來(lái)，通過(guò)傳輸線發(fā)送邏輯(和模擬)信號(hào)、同時(shí)利用這種信號(hào)的阻抗匹配來(lái)維持保真度的技術(shù)，已在許多技術(shù)領(lǐng)域、特別是在通信和計(jì)算機(jī)系統(tǒng)中引起人們的關(guān)注。隨著系統(tǒng)速度的增加以及功率消耗需求的降低，該領(lǐng)域已變得日益重要。
在邏輯和計(jì)算機(jī)系統(tǒng)中，傳輸線驅(qū)動(dòng)器通常通過(guò)在相匹配的傳輸線上傳送單極邏輯(電壓)信號(hào)來(lái)啟動(dòng)。用于上述系統(tǒng)的傳輸線的種類(lèi)包括但不限于單根和成對(duì)導(dǎo)線、雙絞線、屏蔽雙絞線、扁平電纜，具有接地屏蔽的扁平電纜以及同軸電纜。與傳輸線的特性阻抗相等的端接電阻(terminating resistor)連接在信號(hào)線與返回線之間的傳輸線的末端之間。當(dāng)接收電路阻抗的加載比信號(hào)頻率處的特性阻抗高一個(gè)或多個(gè)數(shù)量級(jí)時(shí)，匹配能夠顯著地消除反射或振鈴(ringing)。
圖1示出現(xiàn)有技術(shù)的邏輯電壓信號(hào)10驅(qū)動(dòng)傳輸線12的情形。當(dāng)與傳輸線特性阻抗Rt端接時(shí)，電壓信號(hào)10在Rt兩端基本再生。與來(lái)自鄰近電路中快速改變的電壓和電流信號(hào)的靜電和電磁耦合信號(hào)同樣，返回電流將導(dǎo)致產(chǎn)生噪聲信號(hào)Vn。功率消耗、例如50歐姆終端負(fù)載兩端的+3.3V加快，噪聲Vn繼續(xù)限制驅(qū)動(dòng)電壓信號(hào)的使用。
舊的、速度較慢的系統(tǒng)建立大約三伏特和五伏特的邏輯電路，所述邏輯電路通過(guò)經(jīng)由匹配傳輸線發(fā)送和接收三伏特和五伏特的信號(hào)，來(lái)良好地操作。但隨著速度的增加和更多的電路放置在芯片上，驅(qū)動(dòng)電容、噪聲、抖動(dòng)和功率電平中的難點(diǎn)成為產(chǎn)生其他技術(shù)的課題。
一種改進(jìn)是降低電壓信號(hào)電平，并利用差分電壓驅(qū)動(dòng)器和接收器。但是，即使在較低的電平，相同的問(wèn)題依然存在。
眾所周知，電流驅(qū)動(dòng)技術(shù)就速度、功率消耗、噪聲和抖動(dòng)而言具有許多優(yōu)點(diǎn)。圖2示出通過(guò)比較低壓差分信號(hào)(LVDS)Vs驅(qū)動(dòng)器和電流傳輸邏輯電路(CTL)Is驅(qū)動(dòng)器得到的一個(gè)優(yōu)點(diǎn)。該分析假定傳輸線的接收端檢測(cè)LVDS的電壓和CTL電路的電流。在一種情形中，LVDS驅(qū)動(dòng)器產(chǎn)生3.5毫安的電流進(jìn)入傳輸線，或在驅(qū)動(dòng)器中產(chǎn)生350毫伏的電壓。需要這些電平是因?yàn)檠刂鴤鬏斁€會(huì)有電壓損失，并且接收器僅可以接收100毫伏。損失的250毫伏代表驅(qū)動(dòng)器的噪聲容限和由于傳輸線而產(chǎn)生的衰減。任何其他噪聲影響將進(jìn)一步降低該容限。對(duì)于CTL，發(fā)送電流Is，假設(shè)傳輸線質(zhì)量較好，利用基爾霍夫(Kirchoff)電流(或電荷)定律，在接收器中將接收DC電流。因此，減少的電流可由CTL使用，以實(shí)質(zhì)性地降低噪聲和功率消耗。進(jìn)一步，如圖2所示，減少的電流的作用是，CTL的dv/dt短于Vs的dv/dt邊緣(具有相同的斜率)，從而由于信號(hào)更快地到達(dá)其半路點(diǎn)(halfway point)，導(dǎo)致CTL電路的速度較高。而且，對(duì)于相同的速度，可使CTL電路的di/dt充分地更低，從而產(chǎn)生更低的噪聲和抖動(dòng)信號(hào)。
其他問(wèn)題限制LVDS系統(tǒng)。例如在接收器中，LVDS將驅(qū)動(dòng)電流I通過(guò)端接電阻?，F(xiàn)有技術(shù)設(shè)計(jì)利用高增益放大器來(lái)檢測(cè)該電壓。但電壓信號(hào)的電壓轉(zhuǎn)換速率(slew rate)由I/C限制，這里的C可能相當(dāng)大，因?yàn)樗桥cLVDS方法所需的高增益放大器有關(guān)的電容。降低端接電阻兩端的電壓不起作用，因?yàn)榻邮掌鞯脑肼暼菹迣⒔档停⑶腋咴鲆娴姆糯笃鲗?huì)有效地增加電容和減少帶寬(增益帶寬的權(quán)衡(tradeoff))。
用于傳輸線的電流驅(qū)動(dòng)器是公知的，但這樣的系統(tǒng)常常使用端接電阻兩端的電壓檢測(cè)，這樣會(huì)遇到與高增益電壓接收放大器相關(guān)的許多類(lèi)似的問(wèn)題。
在下述兩篇文獻(xiàn)中論述了電流模式(current-mode)傳輸線驅(qū)動(dòng)的優(yōu)點(diǎn)，該兩篇文獻(xiàn)摘自IEEE固態(tài)電路期刊，第26卷第4期，1991年4月和第34卷第4期，1999年4月，題目分別為“應(yīng)用于CMOSSRAM的電流檢測(cè)放大器的高速VLSI電路的電流模式技術(shù)”(“Current-Mode Techniques for High-speed VLSI circuits withApplication to Current Sense Amplifier for CMOS SPAM’s”和“利用電流模式方案的A1-Gb/s雙向I/O緩沖器”(“A1-Gb/s Bidirectional I/OBuffer Using the Current-Mode Scheme”)。其中論述了電流檢測(cè)，通過(guò)偏置二極管接法晶體管(diode connected transistor)來(lái)衰減電路中的振鈴。這里通過(guò)參考將兩篇文章結(jié)合在本申請(qǐng)中。
Morano于2000年7月申請(qǐng)的美國(guó)專(zhuān)利No.6,476,642 B1(Morano)將差分電流驅(qū)動(dòng)器應(yīng)用到類(lèi)似于在電子底板上發(fā)現(xiàn)的總線的驅(qū)動(dòng)信號(hào)總線。圖3示出這種電路。這里的傳輸線包括兩根信號(hào)線，其中Morano將正電流I1推入一根信號(hào)線，并從另一根信號(hào)線拉出相等的負(fù)電流I1。小心使用復(fù)雜的反饋橋接型電路來(lái)平衡上述電流以確保正確的操作。如果出現(xiàn)不平衡，Rt兩端的電壓可能會(huì)偏移，這會(huì)對(duì)檢測(cè)電路的操作產(chǎn)生不利影響。
還需要設(shè)計(jì)一種電流驅(qū)動(dòng)系統(tǒng)，在該系統(tǒng)中，可使用小電流，并且在接收器中檢測(cè)電流且僅在電容相對(duì)無(wú)效處被轉(zhuǎn)換為邏輯電壓信號(hào)?？梢允褂孟鄬?duì)較小的電流，從而受益于較低功率及較低電壓。

發(fā)明內(nèi)容
考慮到上述背景的討論，本發(fā)明提供了一種電流模式傳輸邏輯電路傳輸線驅(qū)動(dòng)系統(tǒng)及方法。本發(fā)明的系統(tǒng)提供兩根傳輸線，均由不平衡的或不相等的電流源驅(qū)動(dòng)。不相等的電流源響應(yīng)邏輯信號(hào)在兩根傳輸線之間切換。傳輸線的末端共用設(shè)置在其信號(hào)承載導(dǎo)線之間的終端電阻。在末端檢測(cè)到不等的電流，當(dāng)不等的電流在傳輸線之間進(jìn)行切換時(shí)，檢測(cè)出不同的邏輯狀態(tài)。與電壓檢測(cè)相比，在傳輸線末端的電流模式驅(qū)動(dòng)和電流檢測(cè)提供至少速度、功率、噪聲和抖動(dòng)方面的優(yōu)點(diǎn)。
在優(yōu)選實(shí)施例中，利用在不實(shí)質(zhì)影響傳輸線終端負(fù)載的阻抗水平上偏置的二極管接法MOS晶體管，來(lái)完成電流的檢測(cè)。每根傳輸線中的部分電流從端接電阻器分流并通過(guò)二極管接法晶體管。當(dāng)輸入信號(hào)邏輯狀態(tài)改變時(shí)，所分流的電流相應(yīng)地改變以指示新的邏輯狀態(tài)。
在傳輸線末端的電流檢測(cè)之后，在一個(gè)優(yōu)選實(shí)施例中，電流被獨(dú)立地放大并被轉(zhuǎn)換為與不等電流之間差值有關(guān)的電壓信號(hào)。這種向電壓信號(hào)的轉(zhuǎn)換提供了與典型邏輯系統(tǒng)的系統(tǒng)兼容性。然而，這種向電壓信號(hào)的轉(zhuǎn)換發(fā)生在電容效應(yīng)基本不影響所接收的邏輯信號(hào)的速度、噪聲極限或抖動(dòng)的情況下。在另一個(gè)實(shí)施例中，差分電流可以被檢測(cè)、放大，然后被轉(zhuǎn)換為電壓信號(hào)。
實(shí)際上，進(jìn)入共同端接傳輸線的不等電流將通過(guò)兩根傳輸線的屏蔽或返回電流通路返回等于兩種電流的差值的電流。在一個(gè)實(shí)施例中，使用單根雙絞線電纜用于信號(hào)傳輸。在這種情況下，電纜中僅有這兩者并且沒(méi)有屏蔽。第一根導(dǎo)線承載等于I的正向電流，而在第二根導(dǎo)線中返回I/2的返回電流。
本領(lǐng)域技術(shù)人員應(yīng)該理解，盡管將參照解釋性實(shí)施例、附圖和使用方法進(jìn)行下面的詳細(xì)描述，但本發(fā)明并不意味著局限于這些實(shí)施例和使用方法。相反，本發(fā)明具有較寬的范圍，并且僅由所附權(quán)利要求的闡述限定。


接下來(lái)將結(jié)合附圖對(duì)本發(fā)明進(jìn)行描述，其中圖1和圖3是現(xiàn)有技術(shù)的傳輸線驅(qū)動(dòng)電路的電路圖；圖2是LVDS與CTL電路的信號(hào)比較；圖4A和圖4B是本發(fā)明優(yōu)選實(shí)施例的框圖；圖5是差分電流傳輸線驅(qū)動(dòng)器的示意圖；圖6是解釋電流檢測(cè)的電路；圖7是接收器電路的組合示意圖。
具體實(shí)施例方式
圖4A示出本發(fā)明優(yōu)選實(shí)施例的圖。輸入信號(hào)Vin控制和選擇被驅(qū)動(dòng)進(jìn)入傳輸線50和52的輸出電流信號(hào)Ia及Ib。在一種邏輯狀態(tài)中，Ia是輸出進(jìn)入第一根傳輸線50的正電流，Ib是從第二根傳輸線52輸入的負(fù)電流。在相反的邏輯狀態(tài)中，Ia是從第一根傳輸線50輸入的負(fù)電流，Ib是進(jìn)入第二根傳輸線52的正電流。在另一個(gè)優(yōu)選實(shí)施例中，還可以沒(méi)有任何電流被驅(qū)動(dòng)進(jìn)入任何一根傳輸線。
如果每根傳輸線具有50歐姆的特性阻抗，則100歐姆的Rt被置于信號(hào)導(dǎo)線的末端之間，并用來(lái)終止這兩根傳輸線。重要的是Ia和Ib彼此不等，以便有通過(guò)屏蔽的返回電流。并且，由于Rt連接在兩根傳輸線的末端之間，因此在該優(yōu)選實(shí)施例中，Rt的兩端將會(huì)被偏置在某一正電壓。優(yōu)選地，在一種邏輯狀態(tài)中，Ia是+1毫安，Ib是-0.5毫安，因此在0.5毫安的屏蔽中存在返回電流Is。在相反的邏輯狀態(tài)中，仍然會(huì)有0.5毫安通過(guò)屏蔽返回。
圖4B示出利用一根雙絞線作為傳輸線的另一優(yōu)選實(shí)施例。如同圖4A所示，Ia和Ib彼此不等，在這種情況下，差分電流將會(huì)在電流檢測(cè)接收器54中被吸收。
同公知的電壓信號(hào)檢測(cè)技術(shù)相比，圖4A和4B示出電流檢測(cè)電路方框圖54及56。利用電流檢測(cè)電路實(shí)際上消除了高增益電壓接收放大器的電容增加的負(fù)面作用。在該優(yōu)選實(shí)施例中，電流檢測(cè)與Rt并聯(lián)配置，下面將進(jìn)行更詳細(xì)的描述。電流放大電路56接收所檢測(cè)的電流，最后，流向電壓(I/V)轉(zhuǎn)換器58的電流提供與標(biāo)準(zhǔn)計(jì)算電路兼容的CMOS輸出信號(hào)。本發(fā)明生成一個(gè)遠(yuǎn)離電容相對(duì)較小且無(wú)效的端接和檢測(cè)電路的電壓信號(hào)。
圖5示出一種可根據(jù)本發(fā)明使用的電流驅(qū)動(dòng)電路。這里，當(dāng)V1低時(shí)，P1接通，1mA的I1通過(guò)P1輸出為Ia。如果V2高，則N2接通，0.5mA的I2通過(guò)N2輸出為負(fù)的Ib。使VI及V2的邏輯狀態(tài)反轉(zhuǎn)，則I2輸出為負(fù)的Ia，I1輸出為正的Ib。一般地，將V2設(shè)計(jì)為V1的反邏輯來(lái)進(jìn)行上述操作。然而，如果獨(dú)立地驅(qū)動(dòng)P1、P2、N1及N2(未示出)，則可能會(huì)將它們?nèi)繑嚅_(kāi)，致使傳輸線中沒(méi)有電流。讀者應(yīng)該注意，沒(méi)有利用共模反饋電路(CMFB)來(lái)穩(wěn)定輸出電壓的共模電平。該電路一般用于LVDS型驅(qū)動(dòng)器。由于用在另一端的特定接收器，CTL不需要CMFB。因此，我們節(jié)省了CMFB電路消耗的電流，以減少系統(tǒng)總的功率消耗。
圖6是與本發(fā)明優(yōu)選實(shí)施例一致的電流檢測(cè)電路的示意圖。這里的兩個(gè)二極管接法NMOS晶體管N3及N4分別被偏置，以便從傳輸線中的電流中吸收I3和I4。N3和N4可以沿類(lèi)似二極管的曲線偏置(未圖示)，以克服任意閾值，并且呈現(xiàn)出實(shí)際上大于Rt的阻抗，以便最低限度地影響傳輸線的終端負(fù)載。盡管其他阻抗可如本領(lǐng)域所公知的那樣使用，在一個(gè)優(yōu)選實(shí)施例中，N3及N4大約各為1k歐姆。如果N3及N4在相當(dāng)于100歐姆的傳輸線兩端呈現(xiàn)出約2k歐姆，則Rt可等于105歐姆或適當(dāng)高或適當(dāng)?shù)停员Ａ暨m當(dāng)?shù)膫鬏斁€終端負(fù)載。然而，如本領(lǐng)域所公知的，即使注意使二極管晶體管保持在高阻抗?fàn)顟B(tài)，由于某些阻抗失配，可能還會(huì)存在一些無(wú)害的振鈴。例如，如果100歐姆傳輸線兩端的Rt為105歐姆，并且由于某些工藝原因，二極管接法晶體管呈現(xiàn)很高的阻抗，則5歐姆的失配僅會(huì)產(chǎn)生大約少于2.5％的反射系數(shù)。
仍參考圖6，考慮到Ia為1毫安、Ib為-0.5毫安，則返回電流Is將為0.5毫安。N3和N4可以設(shè)計(jì)成It為0.65毫安，并且N3吸收0.5毫安的I3，N4吸收0.15毫安的I4。如下所述檢測(cè)出I3與I4之間的差值、即0.2毫安，以指示邏輯信號(hào)，比方說(shuō)邏輯“1”。當(dāng)Ia和Ib在輸入電流驅(qū)動(dòng)器的輸入信號(hào)改變狀態(tài)時(shí)交換電流電平時(shí)，檢測(cè)出該邏輯信號(hào)的負(fù)值。在該狀態(tài)中，I3及I4將會(huì)交換電流電平，并且檢測(cè)出0.2毫安的差值作為邏輯“0”。因此，從1到0的邏輯變化將在電流中產(chǎn)生0.4毫安的變化。
圖7示出位于兩根傳輸線50及52的終端電路端的、圖4所示模塊的更詳細(xì)完整的接收器電路實(shí)現(xiàn)。如圖所示，Rt連接在Pin+到Pin-之間，并如圖6所示，Ia和Ib驅(qū)動(dòng)Rt的兩端。圖7是電流檢測(cè)電路54、電流放大電路56以及電流-電壓I/V電路58的更詳細(xì)的示意圖。
在圖7中，電流檢測(cè)電路54由連接在Rt的每一端的電路形成，并且電流源I5及I6流入每個(gè)電路。如本領(lǐng)域所公知的，這些電流源一般通過(guò)將PMOS晶體管偏置到正電源干線(power rail)60來(lái)形成。I3的電流檢測(cè)電路包括N5-N8。N7及N8，以及I4的電流檢測(cè)電路包括N5′-N8′。N7和N7′為二極管接法NMOS晶體管，分別與N8及N8′共用相等的漏電流。由于N7及N8具有相同的漏電流(I5)，N7及N8的柵-源極電壓相等，呈現(xiàn)出相匹配的晶體管。相對(duì)于I3對(duì)N5-N7的討論直接適用于相對(duì)于I4的N5′-N7′，因此以下不再重復(fù)。N6是與N5一起設(shè)置的二極管接法晶體管，從而形成受控的晶體管化的線性電阻，以便遠(yuǎn)離拐彎區(qū)域(knee region)地偏置二極管連接裝置(diode connected device)，從而增加電流靈敏度。N5及N5′的電阻分別受控于N7及N7′的柵極電壓，并轉(zhuǎn)而取決于二極管連接裝置N6及N6′中的電流。因而，將來(lái)自檢測(cè)元件(二極管連接裝置)的電流信息用于修正N5或N5′的電阻，從而增加這兩個(gè)支線之間的有效電流差。電阻對(duì)出現(xiàn)在節(jié)點(diǎn)A和Ab上的高頻噪聲也具有阻尼效應(yīng)。在該電路裝置I5中，N7及N8如下所述通過(guò)鏡像效應(yīng)(mirroring effect)控制I3和N5與N6之間的電壓降落。相同的電流將流過(guò)N5及N6，以使其柵-源極電壓彼此相等，并且Pin+處的電壓經(jīng)由N7反射。以這種方式，二極管接法N6的偏移電壓可以得到補(bǔ)償，并且N6的阻抗可以得到控制。
N9和N10的柵極連接到N6的漏極，標(biāo)記為A，從而形成電流反射鏡(current mirror)。類(lèi)似地，N11及N12反射N(xiāo)6′中的電流。N10及N12依尺寸制造，以經(jīng)由B及Bb提供由I-V轉(zhuǎn)換電路檢測(cè)的放大電流。在一個(gè)優(yōu)選實(shí)施例中，當(dāng)I3從0.15毫安變化到0.35時(shí)，這種變化經(jīng)由電流鏡放大電路56反射到I9及I10中。如本領(lǐng)域所公知的，可以通過(guò)依尺寸制造晶體管來(lái)使I10成為I3的變化的放大形式。同樣，P9設(shè)置為二極管接法晶體管，可以被偏置(未示出)，并且I10將反射I9但可以通過(guò)依尺寸制造P10來(lái)將其放大。P10和P9的柵-源極電壓相等。這提供了電流放大，以使I10成為I3的放大形式。類(lèi)似的電路接收I4并在I12提供放大形式。
圖7中的58示出執(zhí)行電壓轉(zhuǎn)換的電路。兩個(gè)輸出B及Bb分別被輸N13及N14的柵極。I13及I14分別是I10及I12的鏡子(mirror)，并且P13及P14為電流反射鏡。存在利用B及Bb的完整差分操作，以提供在C處的電壓輸出，用于驅(qū)動(dòng)N15及P15動(dòng)作，以提供到干線CMOS邏輯電平的干線。
應(yīng)該理解，以上描述的實(shí)施例在此是作為例子提出的，還可能存在很多種變化以及替代。因此，應(yīng)寬泛地理解本發(fā)明，并僅如以下所附權(quán)利要求中所闡述的那樣進(jìn)行限定。
權(quán)利要求
1.一種電流模式傳輸邏輯電路傳輸線驅(qū)動(dòng)系統(tǒng)，包括傳輸線，限定至少第一及第二信號(hào)承載導(dǎo)線，并且所述傳輸線限定特性阻抗；用于選擇性地驅(qū)動(dòng)不等的電流分別通過(guò)所述第一及第二信號(hào)承載導(dǎo)線的裝置；連接在所述第一及第二信號(hào)承載導(dǎo)線的末端之間的端接電阻；用于在每根傳輸線的末端接收電流的裝置；其中所接收的電流彼此不等；以及用于檢測(cè)所述不等電流的裝置。
2.根據(jù)權(quán)利要求1所述的電流模式傳輸邏輯電路傳輸線驅(qū)動(dòng)系統(tǒng)，其中所述用于選擇性地驅(qū)動(dòng)不等的電流通過(guò)所述兩根傳輸線的裝置包括可選擇地連接到所述第一信號(hào)承載導(dǎo)線的第一電流源；和可選擇地連接到所述第一傳輸線的所述第二信號(hào)承載導(dǎo)線的第二電流源，其中所述第一和第二電流源的大小不等。
3.根據(jù)權(quán)利要求1所述的電流模式傳輸邏輯電路傳輸線驅(qū)動(dòng)系統(tǒng)，其中所述用于在每根傳輸線的末端接收電流的裝置包括連接在所述第一傳輸線的末端和至少一根返回通路導(dǎo)線之間的第一電流接收電路；和連接在所述第二傳輸線的末端和至少一根返回通路導(dǎo)線之間的第二電流接收電路。
4.根據(jù)權(quán)利要求1所述的電流模式傳輸邏輯電路傳輸線驅(qū)動(dòng)系統(tǒng)，其中所述第一及第二電流接收電路包括二極管接法MOS晶體管。
5.根據(jù)權(quán)利要求4所述的電流模式傳輸邏輯電路傳輸線驅(qū)動(dòng)系統(tǒng)，還包括用于偏置每個(gè)二極管接法MOS晶體管、以使其在所述傳輸線的末端呈現(xiàn)低阻抗的裝置，但其中，所述低阻抗基本上高于所述傳輸線的特性阻抗。
6.根據(jù)權(quán)利要求1所述的電流模式傳輸邏輯電路線驅(qū)動(dòng)系統(tǒng)，其中所述用于檢測(cè)不等電流的裝置包括用于比較所述第一接收電路中的電流和所述第二接收電路中的電流的裝置。
7.根據(jù)權(quán)利要求6所述的電流模式傳輸邏輯電路線驅(qū)動(dòng)系統(tǒng)，其中所述用于比較所述第一接收電路中的電流和所述第二接收電路中的電流的裝置包括差分電流放大電路，用于放大所述第一及第二接收電路中的電流的差值。
8.根據(jù)權(quán)利要求6所述的電流模式傳輸邏輯電路線驅(qū)動(dòng)系統(tǒng)，其中所述差分電流放大電路包括提供第一輸出電流的第一放大電流鏡像電路；提供第二輸出電流的第二放大電流鏡像電路；和電流-電壓轉(zhuǎn)換電路，被配置為接收所述第一及第二輸出電流，并提供與所述第一及第二放大電流鏡像電路的輸出之間的差值成比例的電壓輸出。
9.根據(jù)權(quán)利要求1所述的電流模式傳輸邏輯電路傳輸線驅(qū)動(dòng)系統(tǒng)，其中所述傳輸線包括相對(duì)于至少一根返回通路導(dǎo)線限定所述第一信號(hào)承載導(dǎo)線和特性阻抗的第一傳輸線；和相對(duì)于至少一根返回通路導(dǎo)線限定所述第二信號(hào)承載導(dǎo)線和特性阻抗的第二傳輸線，其中所述至少一根返回通路導(dǎo)線接地。
10.一種通過(guò)傳輸線傳輸電流模式邏輯信號(hào)的方法，包括以下步驟以至少第一及第二信號(hào)承載導(dǎo)線限定傳輸線；對(duì)所述至少第一及第二信號(hào)承載導(dǎo)線限定特性阻抗；選擇性地驅(qū)動(dòng)不等的電流通過(guò)所述兩根信號(hào)承載導(dǎo)線；在所述至少第一及第二信號(hào)承載導(dǎo)線的末端之間提供端接電阻；從所述傳輸線的末端接收電流，其中所接收的電流彼此不等；以及檢測(cè)所述不等的電流。
11.根據(jù)權(quán)利要求9所述的傳輸電流模式邏輯信號(hào)的方法，其中，所述選擇性地驅(qū)動(dòng)不等的電流通過(guò)所述兩根信號(hào)承載導(dǎo)線的步驟包括以下步驟可選擇地將第一電流源連接到所述第一信號(hào)承載導(dǎo)線；和選擇性地將第二電流源連接到所述第二信號(hào)承載導(dǎo)線，其中所述第一及第二電流源的大小不等。
12.根據(jù)權(quán)利要求10所述的傳輸電流模式邏輯信號(hào)的方法，其中從所述傳輸線的末端接收電流的步驟包括以下步驟從所述第一信號(hào)承載導(dǎo)線的末端接收第一電流；和從所述第二信號(hào)承載導(dǎo)線的末端接收第二電流。
13.根據(jù)權(quán)利要求12所述的傳輸電流模式邏輯信號(hào)的方法，其中利用二極管接法MOS晶體管接收所述第一及第二電流。
14.根據(jù)權(quán)利要求13所述的傳輸電流模式邏輯信號(hào)的方法，進(jìn)一步包括偏置每個(gè)二極管接法MOS晶體管、以使其在所述傳輸線的末端呈現(xiàn)低阻抗的步驟，但其中所述低阻抗基本上高于傳輸線的特性阻抗。
15.根據(jù)權(quán)利要求10所述的傳輸電流模式邏輯信號(hào)的方法，其中檢測(cè)不等電流的步驟包括比較第一接收電路中的電流和第二接收電路中的電流的步驟。
16.根據(jù)權(quán)利要求15所述的傳輸電流模式邏輯信號(hào)的方法，其中所述比較第一接收電路中的電流和第二接收電路中的電流的步驟包括放大所述第一及第二接收電路中的電流的差值的步驟。
17.根據(jù)權(quán)利要求15所述的傳輸電流模式邏輯信號(hào)的方法，其中所述放大差值的步驟還包括以下步驟第一反射及放大步驟，反射并放大所述第一接收電路中的電流，并提供第一輸出電流；第二反射及放大步驟，反射并放大所述第一接收電路中的電流，并提供第二輸出電流；接收所述第一及第二輸出電流的步驟；以及提供與所接收的第一及第二輸出電流之間的差值成比例的電壓輸出的步驟。
18.根據(jù)權(quán)利要求10所述的傳輸電流模式邏輯信號(hào)的方法，其中所述限定傳輸線的步驟還包括以下步驟相對(duì)于至少一根返回通路導(dǎo)線限定具有所述第一信號(hào)承載導(dǎo)線和特性阻抗的第一傳輸線；和相對(duì)于至少一根返回通路導(dǎo)線限定具有所述第二信號(hào)承載導(dǎo)線和特性阻抗的第二傳輸線，其中所述至少一根返回通路導(dǎo)線接地。
全文摘要
本發(fā)明公開(kāi)了一種用于驅(qū)動(dòng)傳輸線的電流模式傳輸邏輯系統(tǒng)。在一個(gè)實(shí)施例中，雙絞線傳輸線端接于其傳輸線特性阻抗。信號(hào)由最好是具有不同極性和大小、并被驅(qū)動(dòng)沿著兩根傳輸線下行的兩個(gè)不等電流形成。所述不等電流在兩根傳輸線之間選擇性地轉(zhuǎn)換，以生成不等電流大小的差分電流驅(qū)動(dòng)的邏輯信號(hào)。所述不等電流經(jīng)由二極管接法MOS晶體管被接收并從每根傳輸線的末端分流。MOS晶體管被偏置以呈現(xiàn)低阻抗，但該阻抗高于端接電阻。電流被放大并被轉(zhuǎn)換為可用的CMOS電壓電平。在另一個(gè)實(shí)施例中，用端接在等于每根傳輸線的特性阻抗之和的一個(gè)電阻上的兩根并行傳輸線來(lái)代替雙絞線。所述端接電阻連接在每根傳輸線的末端信號(hào)承載導(dǎo)線之間。每根傳輸線的屏蔽或返回通路在傳輸線的末端和最近的(驅(qū)動(dòng)端)連接。
文檔編號(hào)H04L25/02GK1922839SQ200480034780
公開(kāi)日2007年2月28日 申請(qǐng)日期2004年11月8日 優(yōu)先權(quán)日2003年11月24日
發(fā)明者普拉瓦斯·普雷德漢, 周建宏 申請(qǐng)人:快捷半導(dǎo)體有限公司