專利名稱：處理并行數(shù)據(jù)的裝置及包括這種裝置的照相機系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于處理并行數(shù)據(jù)的裝置。
本發(fā)明也涉及一種包括這種用于處理并行數(shù)據(jù)的裝置的照相機系統(tǒng)。
背景技術(shù)：
處理并行數(shù)據(jù)的裝置通常是已知的。通常已知的是將這些裝置設(shè)置為集成電路。它們被認為是數(shù)字信號處理器(DSP)。DSP的一個應(yīng)用領(lǐng)域是處理和操作依靠固態(tài)圖像傳感器得到的圖像數(shù)據(jù)。
在這樣的應(yīng)用中，DSP被包括在照相機系統(tǒng)中，該照相機系統(tǒng)包括用于將光圖像投到將光圖像轉(zhuǎn)換成模擬電信號的固態(tài)圖像傳感器上的光學(xué)系統(tǒng)、一個用于將模擬電信號轉(zhuǎn)換成數(shù)字形式的圖像數(shù)據(jù)的轉(zhuǎn)換器和用于進一步處理其中的數(shù)據(jù)的所述DSP，例如，對依靠例如監(jiān)視器上的這些數(shù)據(jù)產(chǎn)生的圖像的質(zhì)量改進。例如質(zhì)量改進可以包括抑制諸如固定圖案噪聲的噪聲、增強對比度或過度曝光補償。
例如，如上所述的照相機系統(tǒng)應(yīng)用在CCTV(閉路電視)系統(tǒng)、網(wǎng)絡(luò)攝像機、移動電話、電視會議系統(tǒng)和DSC(數(shù)碼相機)中，但是也用在專業(yè)的記錄系統(tǒng)中，象例如用在電視攝影棚中。
上面解釋的固態(tài)圖像傳感器初級包括一個由感光元件的行(圖像線)和列構(gòu)成的傳感器矩陣。在這樣的結(jié)構(gòu)中，入射光圖像被分成圖像元素或像素。所述感光元件將光圖像一個像素接一個像素地轉(zhuǎn)換成電信號(像素信號)。像素信號的總和因此含有整個光圖像的信息。為了進一步處理，將像素信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)。數(shù)據(jù)的總和因此含有整個光圖像的信息，但是現(xiàn)在以數(shù)字的形式表現(xiàn)。
通常是利用電荷耦合裝置(CCD)IC技術(shù)或互補金屬氧化物半導(dǎo)體(CMOS)IC技術(shù)來制造固態(tài)圖像傳感器。在兩種情況下都由電荷包形成像素信號。為了感測顏色信息，例如按交替模式給傳感器矩陣中的各個感光元件提供紅、綠和藍濾色鏡。使用濾色鏡的結(jié)果為，每個感光元件僅對一種顏色敏感。除了上述應(yīng)用之外，DSP可用于這樣的情況，即用于基于由相鄰的感光元件產(chǎn)生的數(shù)據(jù)借助內(nèi)插法為缺少的顏色來計算顏色值。
在通常的讀取方式中，來自于感光元件的像素信號在傳感器矩陣中被一行接一行(或一圖像線接一圖像線)地轉(zhuǎn)換成數(shù)據(jù)。習(xí)慣上是在進一步處理之前立刻將該數(shù)據(jù)存儲在一個線存儲器中。這種線存儲器或數(shù)據(jù)緩沖器具有用于存儲來自于至少一個圖像線的空間。
在將圖像數(shù)據(jù)轉(zhuǎn)換成一種適合于顯示的格式之前，通常有必要對圖像數(shù)據(jù)進行處理，例如通過合并來自于不同像素的顏色信息來進行處理。在為此目的所需的裝置中，使用每個像素的與此相關(guān)聯(lián)的數(shù)據(jù)，也使用傳感器矩陣中的周圍像素的數(shù)據(jù)。然后對來自于總是不同的像素的數(shù)據(jù)執(zhí)行相同的處理。因此很明顯對于不同的像素并行地執(zhí)行這些相同的處理，并且依靠一個用于處理并行數(shù)據(jù)的裝置，例如一個DSP來執(zhí)行這些相同的處理。通常認識到的優(yōu)點為DSP對于處理相同數(shù)量的數(shù)據(jù)所需的時間較少，并且消耗的電能比其它數(shù)據(jù)處理器少。
DSP包括多個處理器和一個存儲器或數(shù)據(jù)緩沖器，該存儲器或數(shù)據(jù)緩沖器用于臨時存儲仍然要被處理的數(shù)據(jù)或臨時存儲已經(jīng)被處理的數(shù)據(jù)或者同時用于這兩種應(yīng)用。DSP的處理器和數(shù)據(jù)緩沖器具有用于輸入和輸出數(shù)據(jù)的數(shù)據(jù)端口。
DSP設(shè)計中的一個值得考慮的問題是相對于彼此和相對于集成電路中的數(shù)據(jù)緩沖器定位處理器。該相互定位對于不同處理器的數(shù)據(jù)端口之間的接線和處理器的數(shù)據(jù)端口與數(shù)據(jù)緩沖器的數(shù)據(jù)端口之間的接線的路由有重大影響。數(shù)據(jù)處理中的并行性要求很多接線。因此，這些接線很大程度上決定了硅上的集成電路所需的表面積。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種用于并行數(shù)據(jù)處理的裝置，對處理器按照得到最小的表面積的方式相對于彼此和相對于數(shù)據(jù)緩沖器進行定位。
所述目的是通過一個如在開頭段落中描述的、其特征如在權(quán)利要求1中所定義的并行數(shù)據(jù)處理裝置來實現(xiàn)。
一條大體上直的接線應(yīng)理解為其意思是接線是直的并且可以有很小的彎折或彎曲的連接。
處理器矩陣中的對行和列的逐階相互排列意味著每個處理器行或列在各個行或列的方向上相對于各個前一行或前一列偏移。然后在相同的方向上偏移每個行或列。
通過以這樣的方式布置處理器，可以在第一處理器數(shù)據(jù)端口中的每個端口與相應(yīng)的第一另外的數(shù)據(jù)端口之間和在第二處理器數(shù)據(jù)端口中的每個端口與相應(yīng)的第二另外的數(shù)據(jù)端口之間建立大體上直的接線。一條大體上直的接線是最短的可能接線并且占據(jù)最小表面積。這實現(xiàn)了對所需的表面積的很大程度上的節(jié)省。
根據(jù)本發(fā)明的裝置的另一個優(yōu)點是除了大體上直的接線之外的接線被盡可能地放置為靠在一起，因此實現(xiàn)了對所需的表面的進一步節(jié)省。
代替選擇一個具有較小表面積的集成電路，也可以選擇增加裝置的功能，例如，通過較大的各個處理器的更多功能來增加功能。這提供了在相同的表面積上實施更先進的圖像處理算法的可能性。
所述裝置也將自身引向在印刷電路板PCB上的應(yīng)用，其中處理器被安裝為PCB上的單獨集成電路并且由PCB上的金屬跡線形成接線。
國際專利申請IB02/01559描述了一個用于并行處理數(shù)據(jù)的裝置和一個包括這樣的一個裝置的相機系統(tǒng)。所述相機系統(tǒng)包括一個傳感器矩陣、一個數(shù)據(jù)轉(zhuǎn)換器和一個用于并行處理數(shù)據(jù)的裝置，即一個DSP。此DSP包括一個按行和列布置的處理器矩陣和一系列位于處理器矩陣之外的第一外部數(shù)據(jù)端口。將矩陣的行按逐階方式相對于彼此布置。另外，矩陣中的處理器具有第一處理器數(shù)據(jù)端口，所述第一處理器數(shù)據(jù)端口依靠第一至少大體上直的接線與第一外部數(shù)據(jù)端口中的一個相連接。此DSP的缺點是所述矩陣的列沒有按逐階的方式相對于彼此布置。結(jié)果為，不會有這樣的情況第二處理器數(shù)據(jù)端口呈現(xiàn)在矩陣中的處理器上，并且第二外部數(shù)據(jù)端口依靠第二至少大體上直的接線使其互連，所述第二接線被定向為至少大體上垂直于第一接線。
根據(jù)本發(fā)明的裝置的一個實施例的特征在于所述裝置包括用于數(shù)據(jù)存儲的第一數(shù)據(jù)緩沖器，所述數(shù)據(jù)緩沖器具有第一緩沖器數(shù)據(jù)端口，所述第一緩沖器數(shù)據(jù)端口的至少一個依靠一個至少大體上直的第三接線與第一外部數(shù)據(jù)端口中的一個相連接，所述第三接線是第一接線的延長。本實施例的一個優(yōu)點是也通過使得處理器的第一外部數(shù)據(jù)端口與第一數(shù)據(jù)緩沖器的第一緩沖器數(shù)據(jù)端口之間的接線大體上是直的，實現(xiàn)了對于所需的表面積的進一步節(jié)省。
根據(jù)本發(fā)明的裝置的又一個實施例的特征在于第一數(shù)據(jù)緩沖器被分成兩個物理上分離的部分，其第一部分位于處理器矩陣中的第一處理器行的附近，并且其第二部分位于處理器矩陣中的最末處理器行的附近。本實施例的一個優(yōu)點為獲得了對接線所需的表面積的進一步最小化。
根據(jù)本發(fā)明的裝置的再一個實施例的特征在于所述裝置包括用于數(shù)據(jù)存儲的第二數(shù)據(jù)緩沖器，其具有兩個緩沖器數(shù)據(jù)端口，所述緩沖器數(shù)據(jù)端口中的至少一個依靠第四至少大體上直的接線與第二外部數(shù)據(jù)端口中的一個相連接，所述第四接線是第二接線的延長。本實施例的一個優(yōu)點是也通過使得處理器的第二外部數(shù)據(jù)端口與第二數(shù)據(jù)緩沖器的第二緩沖器數(shù)據(jù)端口之間的接線大體上是直的，實現(xiàn)了對于所需的表面積的進一步節(jié)省。
根據(jù)本發(fā)明的裝置的另一個實施例的特征在于第二數(shù)據(jù)緩沖器被分成兩個物理上分離的部分，其第一部分位于處理器矩陣中的第一處理器列的附近，并且其第二部分位于處理器矩陣中的最末處理器列的附近。本實施例的一個優(yōu)點為獲得了對接線所需的表面積的進一步最小化。
根據(jù)本發(fā)明的裝置的另一個實施例的特征在于處理器具有第一初級處理器數(shù)據(jù)端口和第一次級處理器數(shù)據(jù)端口，第一初級處理器數(shù)據(jù)端口由第一處理器數(shù)據(jù)端口形成并且至少一個處理器的第一初級處理器數(shù)據(jù)端口通過第一接線與另一個處理器的第一次級處理器數(shù)據(jù)端口相連接。本實施例的一個優(yōu)點是當通過所述次級處理器數(shù)據(jù)端口給至少一個處理器提供如提供給另一個處理器的相同數(shù)據(jù)時，將多個處理器數(shù)據(jù)端口彼此連接起來和將多個處理器數(shù)據(jù)端口與第一外部數(shù)據(jù)端口中的至少一個連接起來僅需要一條通過初級處理器數(shù)據(jù)端口的接線。
根據(jù)本發(fā)明的裝置的另一個實施例的特征在于處理器具有第二次級處理器數(shù)據(jù)端口，所述初級處理器數(shù)據(jù)端口被連接起來用于接收和處理來自于數(shù)據(jù)元序列的一個數(shù)據(jù)元，所述數(shù)據(jù)元序列來自于第一外部數(shù)據(jù)端口中的一個，所述初級處理器數(shù)據(jù)端口與處理數(shù)據(jù)元序列中的所述數(shù)據(jù)元的前一單元的處理器的第二次級處理器數(shù)據(jù)端口相連接，并且也與處理數(shù)據(jù)元序列中的所述數(shù)據(jù)元的后一單元的處理器的第一次級處理器數(shù)據(jù)端口相連接。本實施例非常適合于處理來自于一個圖像線的數(shù)據(jù)，其中一個處理器除了需要通過第一初級處理器數(shù)據(jù)端口進入的一個像素的數(shù)據(jù)之外，還需要圖像線中的相鄰像素的數(shù)據(jù)，所述相鄰像素的數(shù)據(jù)是分別通過第一和第二次級處理器數(shù)據(jù)端口進入的。為此目的使用同一條接線來將數(shù)據(jù)提供給一個處理器的第一初級處理器數(shù)據(jù)端口和提供給分別位于兩個其它處理器上的第一和第二次級處理器數(shù)據(jù)端口。按此方式共用接線的一個優(yōu)點是得到了對接線所需的表面積的進一步最小化。
根據(jù)本發(fā)明的裝置的另一個實施例的特征在于處理器具有第二初級處理器數(shù)據(jù)端口和第三次級處理器數(shù)據(jù)端口，第二初級處理器數(shù)據(jù)端口由第二處理器數(shù)據(jù)端口形成，并且至少一個處理器的第二初級處理器數(shù)據(jù)端口也通過第二接線與另一個處理器的第三次級處理器數(shù)據(jù)端口相連接。本實施例的一個優(yōu)點也是能將數(shù)據(jù)一列接一列地提供給處理器，或從處理器讀取數(shù)據(jù)，一條接線由多個處理器數(shù)據(jù)端口共用，因此使得所需的接線的數(shù)量最少。這實現(xiàn)了對所需的空間的進一步節(jié)省。
根據(jù)本發(fā)明的一個相機系統(tǒng)包括一個由用于將入射的電磁輻射轉(zhuǎn)換成像素信號的行和列構(gòu)成的傳感器矩陣、用于將像素信號轉(zhuǎn)換成數(shù)據(jù)的裝置和一個根據(jù)本發(fā)明的并行數(shù)據(jù)處理的裝置。
根據(jù)本發(fā)明的相機系統(tǒng)的一個優(yōu)點是作為相對較小的用于制造用于并行數(shù)據(jù)t圖像處理的裝置所需的表面積的結(jié)果，能將整個相機系統(tǒng)制造為單個集成電路。然而在一個集成電路中它可以包括用于處理已記錄的圖像數(shù)據(jù)或改進圖像數(shù)據(jù)質(zhì)量的強大功能。這使得例如實現(xiàn)實時視頻和實施先進的計算機版算法成為可能。這種功能能夠據(jù)此低成本地實現(xiàn)。因此這樣就制造了針對消費市場的、可能具有例如視頻會議功能或自給的場景解釋的產(chǎn)品。
在根據(jù)本發(fā)明的相機系統(tǒng)的一個實施例中，傳感器矩陣包括一個濾色鏡陣列，其中每個處理器被布置為用于處理來自于傳感器矩陣的多個列的數(shù)據(jù)，所述數(shù)據(jù)包含濾色鏡矩陣的不同顏色的顏色信息。傳感器矩陣的每個感光元件包括一個針對例如紅色、綠色或藍色中的一種的濾色鏡。結(jié)果，每個感光元件變得對所述顏色中的一種敏感。每個處理器被設(shè)置為用于處理來自傳感器矩陣的各個列的數(shù)據(jù)，所述數(shù)據(jù)包含包括了紅色、綠色和藍色的組的不同顏色的顏色信息。這樣的一個優(yōu)點是所述顏色信息被感測到，而不是每個像素單獨感測所有的三個顏色分量紅色、綠色或藍色。所述并行數(shù)據(jù)處理裝置計算每個像素所缺少的顏色信息。


現(xiàn)在將參照實施例的例子和附圖來進一步描述本發(fā)明，其中圖1以示圖的方式示出了根據(jù)本發(fā)明的一個裝置的多個處理器矩陣的一個實施例；圖2以示圖的方式示出了根據(jù)本發(fā)明的一個裝置的多個處理器矩陣的又一個實施例；圖3以示圖的方式示出了根據(jù)本發(fā)明的一個裝置的多個處理器矩陣的再一個實施例；圖4以示圖的方式示出了根據(jù)本發(fā)明的該裝置的一個實施例中的緩沖器的定位；圖5以示圖的方式示出了根據(jù)本發(fā)明的裝置又一個實施例中的緩沖器的定位；圖6以示圖的方式示出了根據(jù)本發(fā)明的一個照相機系統(tǒng)的一個實施例；圖7以示圖的方式示出了一個用于在根據(jù)本發(fā)明的一個照相機系統(tǒng)的一個實施例中使用的顏色薄膜矩陣。
在這些圖中，相同的元件部分由相同的附圖標記來表示。
具體實施例方式
圖1給出了根據(jù)本發(fā)明的一個用于并行數(shù)據(jù)處理的裝置即DSP的處理器矩陣100的一個實施例的示意圖。在處理器矩陣100中，處理器103按行101和列102布置。行101相互按一種逐階的方式布置。這意味著每個行101在相同的方向上偏移，優(yōu)選為相對于前一行101移動相同的距離。列102也相互按一種逐階的方式布置。每個列102因此在相同的方向上偏移并且相對于前一列102移動相同的距離。處理器103具有第一處理器數(shù)據(jù)端口104和第二處理器數(shù)據(jù)端口105。另外，在由矩形106表示的外圍中設(shè)置有第一外部數(shù)據(jù)端口107和第二外部數(shù)據(jù)端108。外部數(shù)據(jù)端口定位在處理器矩陣100之外。外部數(shù)據(jù)端口是用于導(dǎo)電連接的接線點或端子，通過它們處理器與或者形成了DSP的一部分或者位于DSP之外的其它電子部件相連接。處理器103的第一處理器數(shù)據(jù)端口104依靠一條直的接線109與第一外部數(shù)據(jù)端口107相連接。第二處理器數(shù)據(jù)端口105依靠第二條直的接線110與第二外部數(shù)據(jù)端口相連接。然后將第二接線110定位為橫切第一接線109。有可能使第一接線109和第二接線110是直的，原因為處理器103是在行方向和在列方向上按錯列的方式逐階布置的。
在不同的層完成集成電路設(shè)計。一個可能的細分法包括功能層和布局層。在功能層，一個集成電路的各個部分被細分成位于其中的功能塊，在所示的DSP的情況下，是多個處理器103和它們的相互關(guān)系。那么在布局層，對在庫單元中處理過的各種功能塊進行定位，并將它們通過接線相互連接起來。
如在圖1中所示的第一接線109和第二接線110的一個接線包括至少一個大體上為矩形的導(dǎo)電材料條，該條是以IC技術(shù)中慣用的一種方式在制造集成電路的過程中加載上去的，并且該條提供了對集成電路的至少兩個部分的導(dǎo)電的相互連接。一個數(shù)據(jù)端口，如在圖1中示出的第一處理器數(shù)據(jù)端口104、第二處理器數(shù)據(jù)端口105、第一外部數(shù)據(jù)端口107和第二外部數(shù)據(jù)端口108，處于這樣一個位置，在該位置集成電路的一部分，例如，一個處理器103與一條接線導(dǎo)電地接觸。
一條接線也被理解為如上所述的以IC技術(shù)中慣用的方式相互導(dǎo)電連接的多條接線的組合。在圖1中示出的實施例中，多條接線趨用于并行數(shù)據(jù)傳輸，所述數(shù)據(jù)包括多個位，因此如此示出的每條接線包括如上所述的多條相鄰的條，這些條的每一條分別與相同的數(shù)據(jù)端口導(dǎo)電地接觸。在功能層相同的多個集成電路在布局層可能顯示出相互之間有很大的不同，因為庫單元被定位的相對于彼此基本上不同。這導(dǎo)致以一種基本上不同的方式來形成接線。
在布局層進行設(shè)計的一個問題是多個處理器103之間的相互定位。該相互定位過程對第一或第二處理器數(shù)據(jù)端口104、105分別和各個第一或第二外部數(shù)據(jù)端口107和108之間的接線的路徑有很大的影響。此問題更有可能發(fā)生，因為通常僅有的可能為多條接線(的多個部分)相互形成45或90度角或形成與45或90度成倍數(shù)的角。數(shù)據(jù)處理過程中的并行性的結(jié)果為，需要有很多的接線。因此它們很大程度上決定了集成電路在硅上需要具有的表面積。
根據(jù)本發(fā)明，對多個處理器103以一種促成最小表面積的方式相對于它們彼此進行定位。圖1中所示的直的第一和第二接線109、110是各個第一和第二處理器數(shù)據(jù)端口104、105分別和各個第一和第二外部數(shù)據(jù)端口107、108之間的最短的可能接線。最短的可能接線也是占據(jù)最小的表面積的接線。因此這樣節(jié)省了表面積。再一個優(yōu)點為第一和第二接線109、110不僅被定位為基本上是直的，并且被定位為相互之間盡可能地靠近，從而實現(xiàn)了另外要求的對所需的表面積的節(jié)省。
代替選擇一個具有較小的表面積的集成電路，也可以選擇為通過增加各個處理器103的功能來在相同的硅表面積上提供更多的功能。這提供了在相同的表面積上實現(xiàn)更先進的圖像處理算法的潛能。
很明顯上面定義的原理不僅導(dǎo)致其自身被應(yīng)用于集成電路，并且其也導(dǎo)致其自身被應(yīng)用于印刷電路板(PCB)，其中多個處理器被定位作為PCB上的各個集成電路，并且通過PCB上的導(dǎo)電軌道分別形成各個第一或第二接線109、110。
圖2給出了根據(jù)本發(fā)明的一個并行數(shù)據(jù)處理裝置，即DSP的處理器矩陣200的又一個實施例的概略顯示。在處理器矩陣200中，多個處理器203被按行201和列202布置。以一種逐階方式相互布置各行201。這意味著每行201朝向相同的方向偏移，并且優(yōu)選地相對于前一行201偏移相同的距離。也以一種逐階方式相互布置列202。因此每列202朝向相同的方向偏移，并且優(yōu)選地相對于前一列202偏移相同的距離。處理器203具有第一初級處理器數(shù)據(jù)端口204、第一次級處理器數(shù)據(jù)端口205、第二次級處理器數(shù)據(jù)端口206和第二處理器數(shù)據(jù)端口207。此外，由矩形208表示的外圍具有第一外部數(shù)據(jù)端口209和第二外部數(shù)據(jù)端口210。所述外部數(shù)據(jù)端口被定位于處理器矩陣200之外。所述外部數(shù)據(jù)端口是用于導(dǎo)電接線的接線點或端子，通過該導(dǎo)電接線多個處理器203與或者形成DSP的一部分或位于DSP之外的其它電子部件相連接。
第一初級處理器204依靠第一至少大體上直的接線211與第二處理器203的第一次級處理器數(shù)據(jù)端口205和第三數(shù)據(jù)處理器203的第二次級數(shù)據(jù)端口206連接起來。同時，第一初級處理器數(shù)據(jù)端口204通過同一第一接線211與第一外部數(shù)據(jù)端口209中的一個相連接。第二初級處理器數(shù)據(jù)端口207依靠第二至少大體上直的接線212連接至第二外部數(shù)據(jù)端口210。然后，將第二接線212定位為橫切第一接線211。對于第一接線211和第二接線212有可能被設(shè)計成直的，因為處理器203在行方向和列方向上都是接錯列方式布置的。
本實施例的一個優(yōu)點為當將相同的數(shù)據(jù)送到第一處理器數(shù)據(jù)端口204和分別在兩個其它處理器203上的第一或第二次級數(shù)據(jù)端口205、206時，僅需要一個第一接線就能使這成為可能。
當處理來自于一條圖像線的數(shù)據(jù)時，對于一個處理器203來說，除了處理通過第一初級處理器數(shù)據(jù)端口204進入的一個像素數(shù)據(jù)之外，還經(jīng)常有必要處理來自于另一個像素的數(shù)據(jù)。然后以前的數(shù)據(jù)通過第一次級處理器數(shù)據(jù)端口205或第二次級處理器數(shù)據(jù)端口206進來。在圖2中示出的實施例非常適合于此目的，因為在處理器矩陣200中定位處理器203的結(jié)果為接線211可以是直的。
在圖2中示出的實施例卓越地適用于處理包括了數(shù)據(jù)元序列的數(shù)據(jù)。處理器203然后處理來自于通過第一外部數(shù)據(jù)端口209提供的數(shù)據(jù)元序列的一個數(shù)據(jù)元。然后，第一初級處理器數(shù)據(jù)端口204例如從第一外部數(shù)據(jù)端口209接收一個數(shù)據(jù)元N。同一處理器203也在第一次級處理器數(shù)據(jù)端口205上接收該序列中先前出現(xiàn)的數(shù)據(jù)元例如N-1，并且在第二次級處理器數(shù)據(jù)端口206上接收在序列中隨后出現(xiàn)的數(shù)據(jù)元，例如N+1。
圖3給出了根據(jù)本發(fā)明的一個并行數(shù)據(jù)處理裝置，即DSP的處理器矩陣300的再一個實施例的概略顯示。在處理器矩陣300中，多個處理器303被按行301和列302布置。以一種逐階方式相互布置各行301和各列302。處理器303具有第一初級處理器數(shù)據(jù)端口304、第一次級處理器數(shù)據(jù)端口305、第二次級處理器數(shù)據(jù)端口306和第二初級處理器數(shù)據(jù)端口307、第三次級處理器數(shù)據(jù)端口308和第四次級處理器數(shù)據(jù)端口309。此外，由矩形310表示的外圍具有第一外部數(shù)據(jù)端口311和第二外部數(shù)據(jù)端口312。所述外部數(shù)據(jù)端口311、312被定位于處理器矩陣300之外。外部數(shù)據(jù)端口是用于導(dǎo)電接線的接線點或端子，通過該導(dǎo)電接線多個處理器303與或者形成DSP的一部分或位于DSP之外的其它電子部件相連接。
第一初級處理器數(shù)據(jù)端口304依靠第一至少大體上直的接線313與第二處理器303的第一次級處理器數(shù)據(jù)端口305和第三處理器的第二次級處理器數(shù)據(jù)端口306連接起來。第一初級處理器數(shù)據(jù)端口304也依靠同一第一接線313與第一外部數(shù)據(jù)端口311中的一個相連接。第二初級處理器數(shù)據(jù)端口307依靠第二至少大體上直的接線314與另一個處理器303的第三次級處理器數(shù)據(jù)端口308和再另一個處理器的第四次級處理器數(shù)據(jù)端口309相連接。在此同時，第二初級處理器數(shù)據(jù)端口307依靠同一第二接線314與第二外部數(shù)據(jù)端口311中的一個相連接。
本實施例的一個優(yōu)點為例如其適用于處理來自于多個圖像線的數(shù)據(jù)。那么通過第一外部數(shù)據(jù)端口311和第一接線313將來自于第一圖像線的數(shù)據(jù)加到處理器矩陣300中的處理器303上。通過第二外部數(shù)據(jù)端口312和第二接線314將來自于第二圖像線的數(shù)據(jù)加到處理器303上。屬于來自于兩個圖像線的第N個圖像元的信息被一個處理器303分別在第一和第二初級處理器數(shù)據(jù)端口304、307上接收。來自于兩個圖像線的單元(N-1)的信息被所述處理器303分別在第一和第三次級處理器數(shù)據(jù)端口305、308上接收。來自于兩個圖像線的單元(N+1)的信息被所述處理器303分別在第二和第四次級處理器數(shù)據(jù)端口306、309上接收。由于第一和第二接線313和314能將相同的數(shù)據(jù)提供給各個處理器，所以所需的接線的數(shù)目是有限的。由于第一和第二接線313和314被布置為大體上是直的，所以能節(jié)省表面積。
圖4是在根據(jù)本發(fā)明的所述裝置的一個實施例中的對緩沖器進行定位的一個概略表示。示出的處理器矩陣400可以是處理器矩陣100、200或300中的一個。沒有顯示各個處理器。沿著處理器矩陣400的外圍，顯示了第一外部數(shù)據(jù)端口402和第二外部數(shù)據(jù)端口403，所述外圍由矩形401示出。然后將第一外部數(shù)據(jù)端口402定位在處理器矩陣400中的第一或最末處理器行的附近，并將第二外部數(shù)據(jù)端口403定位在處理器矩陣400中的第一或最末處理器列的附近。此外，顯示了具有第一緩沖器數(shù)據(jù)端口406的第一數(shù)據(jù)緩沖器404和具有第二緩沖器數(shù)據(jù)端口407的第二數(shù)據(jù)緩沖器405。
第一至少大體上直的接線410將第一外部數(shù)據(jù)端口402中的一個與處理器矩陣400中的至少一個處理器上的至少一個處理器數(shù)據(jù)端口連接起來。第二至少大體上直的接線411將第二外部數(shù)據(jù)端口403中的一個與處理器矩陣400中的至少一個處理器上的至少一個處理器數(shù)據(jù)端口連接起來。第一接線可以是第一接線109、211或313中的一條。第二接線可以是第二接線110、212或314中的一條。將第二接線411定向為基本上橫切第一接線410。第三大體上直的接線408將第一緩沖器數(shù)據(jù)端口406中的一個與第一外部數(shù)據(jù)端口402中的一個連接起來。第一接線410是第三接線406的延長。第四大體上直的接線409將兩個第二緩沖器數(shù)據(jù)端口407中的任一個與兩個第二外部數(shù)據(jù)端口403中的任一個連接起來。第二接線411是第四接線409的延長。
經(jīng)常需要緩沖器來立即存儲數(shù)據(jù)。第三和第四接線408、409大體上是直的，作為各個第一和第二接線410和411的延長，這樣的結(jié)果為，已經(jīng)提供了將最少可能的表面積加到了DSP上。
圖5示出了在根據(jù)本發(fā)明的所述裝置的又一個實施例中的對緩沖器進行定位的一個概略表示。示出的處理器矩陣500可以是處理器矩陣100、200或300中的一個。沒有顯示各個處理器。沿著處理器矩陣500的外圍，顯示了第一外部數(shù)據(jù)端口506和507和第二外部數(shù)據(jù)端口508和509，所述外圍由矩形501示出。然后將第一外部數(shù)據(jù)端口506定位在處理器矩陣500中的第一處理器行的附近，并且將第一外部數(shù)據(jù)端口507定位在處理器矩陣500中的最末處理器行的附近。將第二外部數(shù)據(jù)端口508定位在處理器矩陣500中的第一處理器列的附近，并且將第二外部數(shù)據(jù)端口509定位在處理器矩陣500中的最末處理器列的附近。此外，顯示了具有第一數(shù)據(jù)端口510、511的第一數(shù)據(jù)緩沖器的第一部分502和第二部分503，及具有第二緩沖器數(shù)據(jù)端口512、513的第二數(shù)據(jù)緩沖器的第一部分504和第二部分505。
第一至少大體上直的接線516將第一外部數(shù)據(jù)端口506、507中的一個與處理器矩陣500中的至少一個處理器上的至少一個處理器數(shù)據(jù)端口連接起來。第二至少大體上直的接線517將兩個第二外部數(shù)據(jù)端口508、509中的一個與處理器矩陣500中的至少一個處理器上的至少一個處理器數(shù)據(jù)端口連接起來。第一接線可以是第一接線109、211或313中的一條。第二接線可以是第二接線110、212或314中的一條。將第二接線517基本上定向為橫切第一接線516。第三大體上直的接線514將第一數(shù)據(jù)緩沖器的第一部分502上的第一緩沖器數(shù)據(jù)端口510或第二部分503上的第一緩沖器數(shù)據(jù)端口511中的一個分別與第一外部數(shù)據(jù)端口506或507中的一個相連接。第三接線514是第一接線506的延長。第四大體上直的接線515將第二數(shù)據(jù)緩沖器的第一部分504上的第二緩沖器數(shù)據(jù)端口512和第二部分505上的第一緩沖器數(shù)據(jù)端口513中的一個分別與第二外部數(shù)據(jù)端口508和509中的一個連接起來。第四接線515是第二接線517的延長。
將在圖5中示出的第一數(shù)據(jù)緩沖器分成第一部分502和第二部分503，并且將第二數(shù)據(jù)緩沖器分成第一部分504和第二部分505的優(yōu)點在于能將各個第一接線516和第二接線517放置為更加接近，從而實現(xiàn)了對所需的表面積的進一步節(jié)省。
圖6給出了根據(jù)本發(fā)明的一個相機系統(tǒng)600的一個實施例的一個示意性表示。相機系統(tǒng)600包括一個傳感器矩陣601、用于將像素信號轉(zhuǎn)換成數(shù)據(jù)的裝置即數(shù)據(jù)轉(zhuǎn)換器602、一個用于處理并行數(shù)據(jù)的裝置即DSP603。DSP603包括一個用于調(diào)整來自于各個部分的任務(wù)的中心控制器604，并且對于剩下的部分與在圖5中示出的DSP相同。整個相機系統(tǒng)600優(yōu)選地是以CMOS技術(shù)實現(xiàn)的，在該CMOS技術(shù)中所有的部分是以單個集成電路實現(xiàn)的。在一個可選擇的實施例中，各個部分是以至少兩個單獨的集成電路實現(xiàn)的。這樣的一個優(yōu)點為傳感器矩陣601能以CMOS和CCD技術(shù)來實現(xiàn)。
由感光元件的行、圖像線和列來形成傳感器矩陣601。利用這個結(jié)構(gòu)，入射光圖像被細分成像素。通過感光元件將入射光圖像逐個像素地轉(zhuǎn)換成像素信號。數(shù)據(jù)轉(zhuǎn)換器602包括至少一個模數(shù)轉(zhuǎn)換器(A/D轉(zhuǎn)換器)。建議將來自于一個和同一圖像線的像素信號同時轉(zhuǎn)換成數(shù)據(jù)。這要求有多個A/D轉(zhuǎn)換器，這是真的，但是對于一個單獨的A/D轉(zhuǎn)換器的要求是不那么嚴格的，特別是關(guān)于關(guān)心轉(zhuǎn)換的速度。箭頭605表示由像素信號覆蓋的從傳感器矩陣601到數(shù)據(jù)轉(zhuǎn)換器602的路徑。
所述數(shù)據(jù)被從數(shù)據(jù)轉(zhuǎn)換器602送到DSP603。箭頭606示出了由所述數(shù)據(jù)覆蓋的從數(shù)據(jù)轉(zhuǎn)換器602到DSP603和進而在DSP603中的路徑。在示出的實施例中，將所述數(shù)據(jù)在第一數(shù)據(jù)緩沖器的第一部分502和第二部分503上分配。一旦在處理器矩陣500中的處理器中所述數(shù)據(jù)已被處理過，所述數(shù)據(jù)就被傳遞到第二數(shù)據(jù)緩沖器的第一部分504和第二部分505。從此處開始，被處理的數(shù)據(jù)繼續(xù)被傳送。這由箭頭607表示。
圖7給出了在根據(jù)本發(fā)明的一個相機系統(tǒng)600的一個實施例中使用的彩色薄膜矩陣700的概略表示。當將此彩色薄膜矩陣放在傳感器矩陣上時，每個感光元件接收一種特定顏色的光，并且因此變得對此特定顏色敏感。示出的圖案提供了來自于傳感器矩陣601的每個感光元件變得對紅色701、綠色702或藍色703中的一種敏感。傳感器矩陣601中的一行因此包括兩種所述顏色的信息。總是一行接一行地讀出傳感器矩陣601。DSP603每次處理操作處理一種顏色。因此有利的總是處理來自于傳感器矩陣601中的兩個相鄰列的數(shù)據(jù)。它們總是含有兩種不同顏色的信息。如果例如一個VGA圖像包括480行，每行640個像素，每行是被一行接一行地處理，那么需要320個處理器。
在相機系統(tǒng)600的一個可選擇的實施例中，來自于一行中的相鄰像素與一列中的相鄰像素的顏色信息用于確定一個內(nèi)插顏色值。
在討論的例子中，討論了一個相機系統(tǒng)的特定實施例。對于本領(lǐng)域普通技術(shù)人員來說很明顯，在不脫離本發(fā)明的范圍的情況下，根據(jù)本發(fā)明的用于并行數(shù)據(jù)處理的裝置能將其自身引向用于很多應(yīng)用領(lǐng)域。
在這方面，人們可以考慮例如一個用于并行數(shù)據(jù)處理的裝置包括多個相同的處理器，每個處理器在其自身的集成電路中，其中在PCB上處理器按矩陣布置，并且由PCB上的導(dǎo)電布線圖案形成接線。
所述用于并行數(shù)據(jù)處理的裝置也將其自身引向其它的并非按一行接一行方式處理圖像數(shù)據(jù)處理的應(yīng)用。一個類似的裝置可以在按相同或基本相同的方式處理數(shù)據(jù)元序列的其它應(yīng)用中使用。
另外能從多個處理器矩陣構(gòu)建一個DSP。這樣的優(yōu)點在于各個處理矩陣中的處理器同時對相同數(shù)據(jù)執(zhí)行不同的處理。每一個放置在不同的處理器矩陣中的、但是是在處理器矩陣中的相應(yīng)位置的兩個處理器，然后在它們的處理器數(shù)據(jù)端口提供有相同的數(shù)據(jù)。另一個優(yōu)點為一個處理器矩陣中的處理器處理的結(jié)果可以與來自于另一個處理器矩陣的處理器交換。另一種選擇為，有可能在由多個處理器矩陣構(gòu)建的DSP中相對于彼此鏡像處理器矩陣。這有益于執(zhí)行幾個處理。
權(quán)利要求
1.一種用于并行數(shù)據(jù)處理的裝置，其特征在于所述裝置包括至少一個按行和列布置的處理器矩陣，第一附加數(shù)據(jù)端口位于所述矩陣之外，及第二附加數(shù)據(jù)端口位于所述矩陣之外，其中-按一種逐階方式相對于彼此布置各個行，-按一種逐階方式相對于彼此布置各個列，-處理器具有依靠第一至少直的接線與第一外部數(shù)據(jù)端口中的一個相連接的第一處理器數(shù)據(jù)端口，-處理器具有依靠第二至少大體上直的接線與第二外部數(shù)據(jù)端口中的一個相連接的第二處理器數(shù)據(jù)端口，其中第二至少大體上直的接線被定向為至少大體上垂直于第一至少大體上直的接線。
2.如權(quán)利要求1所述的裝置，其特征在于所述裝置包括用于數(shù)據(jù)存儲的第一數(shù)據(jù)緩沖器，所述緩沖器具有第一緩沖器數(shù)據(jù)端口，所述第一緩沖器數(shù)據(jù)端口的至少一個數(shù)據(jù)端口依靠一條至少大體上直的第三接線與第一外部數(shù)據(jù)端口中的一個相連接，所述第三接線是第一接線的延長。
3.如權(quán)利要求2所述的裝置，其特征在于第一數(shù)據(jù)緩沖器被分成兩個物理上分離的部分，其第一部分位于處理器矩陣中的第一處理器行的附近，并且其第二部分位于處理器矩陣中的最末處理器行的附近。
4.如權(quán)利要求1、2或3所述的裝置，其特征在于所述裝置包括用于數(shù)據(jù)存儲的第二數(shù)據(jù)緩沖器，其具有第二緩沖器數(shù)據(jù)端口，所述緩沖器數(shù)據(jù)端口中的至少一個依靠第四至少大體上直的接線與第二外部數(shù)據(jù)端口中的一個相連接，所述第四接線是第二接線的延長。
5.如權(quán)利要求4所述的裝置，其特征在于第二數(shù)據(jù)緩沖器被分成兩個物理上分離的部分，其第一部分位于處理器矩陣中的第一處理器列的附近，并且其第二部分位于處理器矩陣中的最末處理器列的附近。
6.如權(quán)利要求1所述的裝置，其特征在于處理器具有第一初級處理器數(shù)據(jù)端口和第一次級處理器數(shù)據(jù)端口，其中第一初級處理器數(shù)據(jù)端口由第一處理器數(shù)據(jù)端口形成并且至少一個處理器的第一初級處理器數(shù)據(jù)端口通過第一接線與另一個處理器的第一次級處理器數(shù)據(jù)端口相連接。
7.如權(quán)利要求6所述的裝置，其特征在于處理器的第一初級處理器數(shù)據(jù)端口和第一次級處理器數(shù)據(jù)端口被布置為用于接收來自于第一外部數(shù)據(jù)端口中的一個的數(shù)據(jù)。
8.如權(quán)利要求7所述的裝置，其特征在于處理器被布置為用于處理數(shù)據(jù)元序列，其中處理器被布置為用于處理來自于所述數(shù)據(jù)元序列的至少一個數(shù)據(jù)元。
9.如權(quán)利要求8所述的裝置，其特征在于處理器具有第二次級處理器數(shù)據(jù)端口，其中所述初級處理器數(shù)據(jù)端口被連接起來用于接收要被處理的來自于數(shù)據(jù)元序列的一個數(shù)據(jù)元，所述數(shù)據(jù)元序列來自于第一外部數(shù)據(jù)端口中的一個，所述初級處理器數(shù)據(jù)端口與處理數(shù)據(jù)元序列中的所述數(shù)據(jù)元的前一單元的處理器的第二次級處理器數(shù)據(jù)端口相連接，并且也與處理數(shù)據(jù)元序列中的所述數(shù)據(jù)元的后一數(shù)據(jù)元的處理器的第一次級處理器數(shù)據(jù)端口相連接。
10.如權(quán)利要求6、7或8所述的裝置，其特征在于處理器具有第二初級處理器數(shù)據(jù)端口和第三次級處理器數(shù)據(jù)端口，第二初級處理器數(shù)據(jù)端口由第二處理器數(shù)據(jù)端口形成，并且至少一個處理器的第二初級處理器數(shù)據(jù)端口也通過第二接線與另一個處理器的第三次級處理器數(shù)據(jù)端口相連接。
11.如權(quán)利要求10所述的裝置，其特征在于第二初級處理器數(shù)據(jù)端口和第三次級處理器數(shù)據(jù)端口被布置為用于接收來自于第二外部數(shù)據(jù)端口中的一個的數(shù)據(jù)。
12.一種相機系統(tǒng)，其包括一個由用于將入射的電磁輻射轉(zhuǎn)換成像素信號的行和列構(gòu)成的傳感器矩陣、用于將像素信號轉(zhuǎn)換成數(shù)據(jù)的裝置和包括一個如權(quán)利要求1至11中的任一項所述的用于并行數(shù)據(jù)處理的裝置。
13.如權(quán)利要求12所述的相機系統(tǒng)，其特征在于所述傳感器矩陣包括一個濾色鏡矩陣，并且其中處理器被布置為用于處理來自于所述傳感器矩陣的多個單元的數(shù)據(jù)，所述數(shù)據(jù)包含濾色鏡矩陣的各種顏色的顏色信息。
全文摘要
本發(fā)明涉及一種用于并行數(shù)據(jù)處理的裝置，即DSP。根據(jù)本發(fā)明的所述裝置包括一個處理器矩陣(100)，其中處理器(103)按行(101)和列(102)布置。此外，所述裝置(100)包括第一和第二外部數(shù)據(jù)端口(107、108)。所述行(101)被按一種逐階方式布置，并且所述列(102)被按一種逐階方式布置。處理器(103)具有依靠第一大體上直的接線與第一外部數(shù)據(jù)端口(107)中的一個相連接的第一處理器數(shù)據(jù)端口(104)。處理器(103)另外具有依靠大體上直的第二接線(110)與第二外部數(shù)據(jù)端口(108)中的一個相連接的第二處理器數(shù)據(jù)端口(105)。第一接線(107)和第二接線(108)被定向為彼此基本上垂直。與傳統(tǒng)的DSP相關(guān)聯(lián)的一個問題是DSP中的連到處理器和從處理器中連出的接線占用了較大數(shù)量的硅面積。通過按一種逐階方式布置根據(jù)本發(fā)明的DSP的行和列，所述接線可以大體上是直的，由此使得它們的長度最短，并由此使得所占用的表面積最小。
文檔編號H04N5/335GK1711530SQ200380103300
公開日2005年12月21日 申請日期2003年11月6日 優(yōu)先權(quán)日2002年11月14日
發(fā)明者L·H·M·塞瓦特, R·P·克勒霍斯特, A·K·尼尤蘭德 申請人:皇家飛利浦電子股份有限公司