接口電路中的輸出電路的制作方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及接口設(shè)計技術(shù)領(lǐng)域，特別涉及一種接口電路中的輸出電路。
【【背景技術(shù)】】
[0002]DDR(DoubIe Data Rate，雙倍數(shù)據(jù)速率)技術(shù)，即在時鐘的上升沿和下降沿都傳送數(shù)據(jù)，能在保持時鐘速率不變的情況下將數(shù)據(jù)傳送速率提高一倍，因此，DDR接口廣泛用于芯片之間的互連，如ASIC(Applicat1n Specific Integrated Circuit，專用集成電路)和SDRAM (Synchronous Dynamic Random Access Memory，同步動態(tài)隨機(jī)存儲器)之間的接口。
[0003]隨著工作速度的提高，現(xiàn)有的很多DDR接口(例如，DDR2/DDR3/LPDDR2/LPDDR3接口等)不但對輸出驅(qū)動電阻的大小有要求，而且對輸出驅(qū)動電阻的線性度也有比較嚴(yán)格的要求，其要求輸出電壓在從O至電源電壓的變化過程始終保持在一定范圍內(nèi)(比如，
+/_10% ) ο
[0004]但由于CMOS (Complementary Metal Oxide Semiconductor)管本身的局限，通常需要CMOS管串聯(lián)電阻做成小單元來改善電阻的線性度，然后通過進(jìn)一步調(diào)整小單元的數(shù)量來達(dá)到所要求的電阻的大小，例如，由CMOS管串聯(lián)電阻作成小電阻單元，小單元根據(jù)工藝、溫度及電壓的變化調(diào)整出一個240歐姆的大電阻單元，大電阻單元根據(jù)實際工作需要配置成34.4，40，48歐姆等不同的輸出驅(qū)動電阻。如此設(shè)置將導(dǎo)致小單元數(shù)量眾多，從而造成CMOS管及電阻所占芯片面積過大，不利于芯片小型化。
[0005]此外，根據(jù)設(shè)計要求，接口電路的輸出電路的輸出信號的上升沿和下降沿的速度越快，越有利于減小碼間干擾，提高工作速度。因此，有必要在不付出特別多代價的情況下，提高輸出信號的上升沿和下降沿的速度。
[0006]因此，有必要提供一種改進(jìn)的技術(shù)方案來解決上述問題。
【
【發(fā)明內(nèi)容】
】
[0007]本發(fā)明的目的在于提供一種接口電路中的輸出電路，利用輸出電路中的冗余電路來形成預(yù)加重電路，提高波形上升下降沿速度。
[0008]為了解決上述問題，本發(fā)明提供一種接口電路中的輸出電路，其包括:一個或多個連接于電源端和驅(qū)動輸出端之間的輸出驅(qū)動電路，每個輸出驅(qū)動電路包括連接于電源端和驅(qū)動輸出端之間的多個輸出驅(qū)動模塊，每個輸出驅(qū)動模塊包括一個輸出驅(qū)動開關(guān)，每個輸出驅(qū)動開關(guān)具有連接至所述電源端的第一連接端，連接至所述驅(qū)動輸出端的第二連接端和控制端；與所述輸出驅(qū)動電路對應(yīng)的一個或多個輸出控制邏輯電路，每個輸出控制邏輯電路包括與各個輸出驅(qū)動模塊對應(yīng)的多個輸出控制邏輯模塊，每個輸出控制邏輯模塊包括輸入單元、脈沖產(chǎn)生單元和選擇單元，外部輸入的輸入控制信號經(jīng)過輸入單元被連接至所述選擇單元的第一輸入端，外部輸入的輸入控制信號經(jīng)過脈沖產(chǎn)生單元被連接至所述選擇單元的第二輸入端，所述脈沖產(chǎn)生單元在所述輸入控制信號翻轉(zhuǎn)時產(chǎn)生并輸出短時脈沖信號，所述選擇單元的輸出端連接至對應(yīng)輸出驅(qū)動模塊的輸出驅(qū)動開關(guān)的控制端，多個外部輸入的使能控制信號中的對應(yīng)一個被連接至所述選擇單元的控制端，在對應(yīng)的外部輸入的使能控制信號為有效時，所述選擇單元選擇其第一輸入端的信號輸出，此時所述選擇單元對應(yīng)的輸出驅(qū)動模塊的輸出驅(qū)動開關(guān)能夠由外部輸入的輸入控制信號所控制，在對應(yīng)的輸入的使能控制信號為無效時，所述選擇單元選擇其第二輸入端的信號輸出，此時所述脈沖產(chǎn)生單元產(chǎn)生的短時脈沖信號經(jīng)過所述選擇單元驅(qū)動對應(yīng)的輸出驅(qū)動開關(guān)短時導(dǎo)通。
[0009]進(jìn)一步的，每個輸出驅(qū)動模塊還包括一個電阻，該輸出驅(qū)動模塊的輸出驅(qū)動開關(guān)與該電阻串聯(lián)在電源端和驅(qū)動輸出端之間；或者，每個輸出驅(qū)動電路包括一個電阻，各個輸出驅(qū)動模塊的輸出驅(qū)動開關(guān)并聯(lián)在一起，所述電阻和各個并聯(lián)的輸出驅(qū)動開關(guān)串聯(lián)在電源端和驅(qū)動輸出端之間。
[0010]進(jìn)一步的，所述輸出驅(qū)動開關(guān)為PMOS晶體管，PMOS晶體管的源極為所述輸出驅(qū)動開關(guān)的第一連接端，PMOS晶體管的漏極為所述輸出驅(qū)動開關(guān)的第二連接端，PMOS晶體管的柵極為所述輸出驅(qū)動開關(guān)的控制端，所述電源端為輸入電源端；或者所述輸出驅(qū)動開關(guān)為NMOS晶體管，NMOS晶體管的源極為所述輸出驅(qū)動開關(guān)的第一連接端，NMOS晶體管的漏極為所述輸出驅(qū)動開關(guān)的第二連接端，?OS晶體管的柵極為所述輸出驅(qū)動開關(guān)的控制端，所述電源?而為接地立而。
[0011]與現(xiàn)有技術(shù)相比，本發(fā)明利用輸出驅(qū)動電路中不使用的輸出驅(qū)動開關(guān)的路徑來形成預(yù)加重電路，提高波形上升下降沿速度，利于減小碼間干擾，提高工作速度。
【【附圖說明】】
[0012]為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0013]圖1為本發(fā)明在一個實施例中的輸出電路的模塊示意圖；
[0014]圖2為圖1中的輸出驅(qū)動電路在第一實施例中的電路示意圖；
[0015]圖3為圖1中的輸出驅(qū)動電路在第二實施例中的電路示意圖；
[0016]圖4為圖1中的輸出驅(qū)動電路在第二實施例中的電路示意圖；
[0017]圖5為圖1中的輸出控制邏輯電路在一個實施例中的電路示意圖。
【【具體實施方式】】
[0018]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明。
[0019]此處所稱的“一個實施例”或“實施例”是指可包含于本發(fā)明至少一個實現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個實施例中”并非均指同一個實施例，也不是單獨(dú)的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0020]請參考圖1所示，其為本發(fā)明在一個實施例中的輸出電路的模塊示意圖，所述輸出電路包括輸出驅(qū)動電路110和輸出控制邏輯電路120。
[0021]所述輸出驅(qū)動電路110連接于電源端VIN和驅(qū)動輸出端VO之間。所述輸出邏輯電路120接收外部輸入的輸入控制信號DIN和外部輸入的使能控制信號OE。基于外部輸入的使能控制信號OE可以調(diào)整整個輸出驅(qū)動電路110的整體電阻值，比如可以將整個輸出驅(qū)動電路110的整體電阻值校準(zhǔn)調(diào)整為240歐姆。這樣，通過將兩個或多個輸出驅(qū)動電路110并聯(lián)可以得到34.4,40,48歐姆等不同的電阻值的輸出驅(qū)動。比如將5個電阻值為240歐姆的輸出驅(qū)動電路110并聯(lián)可以得到電阻值為48歐姆的輸出驅(qū)動。
[0022]圖1中只是示出了一個所述輸出驅(qū)動電路110和對應(yīng)的一個輸出控制邏輯電路120，在其他實施例中，還可以包括有多個輸出驅(qū)動電路110和多個對應(yīng)的輸出控制邏輯電路 120。
[0023]圖2為圖1中的一個輸出驅(qū)動電路在第一實施例中的電路示意圖。如圖2所示的，所述輸出驅(qū)動電路包括連接于輸入電源端VIN和驅(qū)動輸出端VO之間的多個輸出驅(qū)動模塊。每個輸出驅(qū)動模塊包括一個PMOS晶體管MPl至MPn和一個電阻Rl_Rn，其中PMOS晶體管MPl和電阻Rl串聯(lián)在輸入電源端VIN和驅(qū)動輸出端VO之間，PMOS晶體管MP2和電阻R2串聯(lián)在輸入電源端VIN和驅(qū)動輸出端VO之間，……，PM0S晶體管MPn和電阻Rn串聯(lián)在輸入電源端VIN和驅(qū)動輸出端VO之間。對于每個PMOS晶體管，其源極接輸入電源端VIN，其漏極接對應(yīng)的電阻的一端，對應(yīng)的電阻的另一端接驅(qū)動輸出端W。
[0024]通過控制其柵極的輸入信號，徹底截止某個PMOS晶體管可以改變整個輸出驅(qū)動電路110的電阻值，根據(jù)工藝、溫度及電壓的變化，通過調(diào)整外部輸入的使能控制信號來調(diào)整能夠?qū)ǖ腜MOS晶體管的數(shù)量可以使得整個輸出驅(qū)動電路110的電阻值為預(yù)定電阻值。在一個實施例中，該預(yù)定電阻值可以為240歐姆。
[0025]圖3為圖1中的輸出驅(qū)動電路110在第二實施例中的電路示意圖。與圖2中不同的是，各個PMOS晶體管MPl至MPn都并聯(lián)在一起，這些并聯(lián)的PMOS晶體管MPl至MPn與一個電阻Rll串聯(lián)在輸入電源端VIN和驅(qū)動輸出端VO之間。這樣做的優(yōu)點(diǎn)在于:不需要每個輸出驅(qū)動模塊都串聯(lián)一個電阻，整個輸出驅(qū)動電路110只需要一個小于預(yù)定電阻值，比如240的電阻，通過調(diào)整能夠?qū)ǖ腜MOS晶體管的數(shù)量可以使得整個輸出驅(qū)動電路110的電阻值為預(yù)定電阻值，這樣可以大幅減小串聯(lián)電阻數(shù)量，從而減小該輸出驅(qū)動電阻所占用的芯片面積，節(jié)省芯片成本。
[0026]圖4為圖1中的輸出驅(qū)動電路110在第三實施例中的電路示意圖。與圖3中不同的是，并聯(lián)的各個PMOS晶體管MPl至MPn和電阻R21的串聯(lián)位置發(fā)生了互換，電阻R21的一端與輸入電源端VIN相連，PMOS晶體管MPl至MPn的漏極接所述驅(qū)動輸出端W。
[0027]在其他實施例中，所述輸出驅(qū)動電路也可以連接在驅(qū)動輸出端VO和接地端之間，此時，圖2、圖3和圖4中的PMOS晶體管都需要更改為NMOS晶體管，NMOS晶體管的源極與接地端相連，NMOS晶體管的漏極與驅(qū)動輸出端VO相連。其具體的原理都與上文相同，因此在本文中并未用【附圖說明】。
[0028]鑒于圖2、圖3和圖4給出的實施例，以及NMOS晶體管用于輸出驅(qū)動電路中的實施例，可以看出，本發(fā)明中的輸出驅(qū)動電路包括連接于電源端和驅(qū)動輸出端之間的多個輸出驅(qū)動模塊，每個輸出驅(qū)動模塊包括一個輸出驅(qū)動開關(guān)，每個輸出驅(qū)動開關(guān)具有連接至所述電源端的第一連接端，連接至所述驅(qū)動輸出端的第二連接端和控制端。PMOS晶體管和NMOS晶體管就是所述輸出驅(qū)動開關(guān)，NMOS晶體管和PM