一種降低漏電流的GaN器件的制作方法
【專利摘要】本實用新型公開了一種降低漏電流的GaN器件，涉及GaN功率半導體器件領(lǐng)域。該GaN器件自下而上依次包括襯底、AlN緩沖層、非摻雜GaN外延層、高摻雜AlGaN勢壘層、高介電常數(shù)介質(zhì)材料層和復合介質(zhì)材料層；所述非摻雜GaN外延層和高介電常數(shù)介質(zhì)材料層之間設有注入?yún)^(qū)，所述高介電常數(shù)介質(zhì)材料層和復合介質(zhì)材料層刻蝕并淀積有源漏電極，所述復合介質(zhì)材料層刻蝕并淀積有柵電極。該GaN器件具有性能好、可靠性高等特性，進而使GaN器件可在高壓大功率電力電子領(lǐng)域得到更廣泛的應用。
【專利說明】
一種降低漏電流的GaN器件
技術(shù)領(lǐng)域
[0001 ]本實用新型涉及GaN功率半導體器件領(lǐng)域。
【背景技術(shù)】
[0002]寬禁帶半導體材料GaN具有禁帶寬度寬、臨界擊穿電場強度大、飽和電子漂移速度高、介電常數(shù)小以及良好的溫度特性和抗輻照能力良好等特點，特別是基于GaN的AlGaN/GaN結(jié)構(gòu)具有更高的電子迀移率，使得GaN器件具有低的導通電阻、高的工作頻率，能滿足下一代電力電子系統(tǒng)對功率器件更大功率、更高頻率、更小體積和更高溫工作的要求，在汽車電子、光伏逆變、白色家電等領(lǐng)域有廣闊的應用前景。
[0003]傳統(tǒng)GaN器件工藝制備中，由于是在歐姆接觸等高溫工藝完成后，采用二氧化硅或氮化硅材料直接在GaN材料表面進行鈍化，因此在界面處存在較多缺陷，從而引入大量的界面電荷和界面態(tài)，這就成為了漏電的通道，從而產(chǎn)生了關(guān)態(tài)時漏源電極之間漏電流大和柵極漏電大等問題，降低了 GaN器件的擊穿電壓，嚴重影響了器件性能和可靠性，限制了 GaN器件在高壓、大電流等電力電子領(lǐng)域的應用。
【實用新型內(nèi)容】
[0004]本實用新型所要解決的技術(shù)問題是提供一種降低漏電流的GaN器件，該GaN器件通過生長一層高介電常數(shù)材料層，降低界面態(tài)，抑制表面漏電流，從而降低GaN器件源漏關(guān)態(tài)漏電流，進而使GaN器件可在高壓大功率電力電子領(lǐng)域得到更廣泛的應用。
[0005]為解決上述技術(shù)問題，本實用新型所采取的技術(shù)方案是:一種降低漏電流的GaN器件，該GaN器件自下而上依次包括襯底、AlN緩沖層、非摻雜GaN外延層、摻雜AlGaN勢皇層、高介電常數(shù)介質(zhì)材料層和復合介質(zhì)材料層;所述非摻雜GaN外延層和高介電常數(shù)介質(zhì)材料層之間設有注入?yún)^(qū)，所述高介電常數(shù)介質(zhì)材料層和復合介質(zhì)材料層刻蝕并淀積有源漏電極，所述復合介質(zhì)材料層刻蝕并淀積有柵電極。
[0006]進一步優(yōu)化的技術(shù)方案為襯底可以為藍寶石、SiC或者Si，非摻雜GaN外延層厚度為1-3μπι，摻雜AlGaN勢皇層厚度為20nm，Al組分為20%，摻雜濃度2_3 X 118Cnf3。
[0007]進一步優(yōu)化的技術(shù)方案為所述注入?yún)^(qū)注入的離子為Al+、He+。
[0008]進一步優(yōu)化的技術(shù)方案為所述高介電常數(shù)介質(zhì)材料層為氧化鋁或者氧化鉿，厚度范圍為l-3nm;并采用原子層淀積的方法生長。
[0009]進一步優(yōu)化的技術(shù)方案為所述復合介質(zhì)材料層為二氧化硅和氮化硅，厚度范圍為50-100nm，并采用低壓化學氣相淀積的方法生長。
[0010]進一步優(yōu)化的技術(shù)方案為所述源漏電極的電極材料為Ti/Al/Ni/Au或Ti/W/Pt/Au0
[0011 ]進一步優(yōu)化的技術(shù)方案為所述柵電極的電極材料為Ni/Au。
[0012]采用上述技術(shù)方案所產(chǎn)生的有益效果在于:本實用新型的GaN器件制備工藝簡單，易實現(xiàn)，并且與現(xiàn)有GaN工藝兼容，不會增加額外的成本，GaN器件的制備過程中，在歐姆接觸等高溫工藝之前，通過生長一層超薄高介電常數(shù)材料并進行退火，可以降低界面態(tài)，抑制表面漏電流，從而降低GaN器件源漏關(guān)態(tài)漏電流，同時，這層超薄高介電常數(shù)還可以降低柵極漏電流;可提高器件的性能和可靠性，使GaN器件在高壓大功率的電力電子領(lǐng)域得到更廣泛的應用。
【附圖說明】
[0013]圖1是本實用新型GaN器件結(jié)構(gòu)不意圖；
[0014]圖2是圖1的GaN器件的擊穿曲線圖；
[0015]其中，I襯底，2 AlN緩沖層，3非摻雜GaN外延層，4摻雜AlGaN勢皇層，5注入?yún)^(qū)，6高介電常數(shù)介質(zhì)材料層，7復合介質(zhì)材料層，8源漏電極，9柵電極。
【具體實施方式】
[0016]下面結(jié)合附圖和【具體實施方式】對本實用新型作進一步詳細的說明。在圖中，為了方便說明，放大或縮小了層和區(qū)域的厚度，所示尺寸比例并不代表實際尺寸比例關(guān)系。盡管這些圖并不能準確的反應器件的實際尺寸，但是它們還是完整反應了各個區(qū)域和結(jié)構(gòu)之間的相互位置關(guān)系。
[0017]如圖1所示，本實用新型是一種降低漏電流的GaN器件，該GaN器件自下而上依次包括襯底1、A1N緩沖層2、非摻雜GaN外延層3、摻雜AlGaN勢皇層4、高介電常數(shù)介質(zhì)材料層6和復合介質(zhì)材料層7;所述非摻雜GaN外延層3和高介電常數(shù)介質(zhì)材料層6之間設有注入?yún)^(qū)5，所述高介電常數(shù)介質(zhì)材料層6和復合介質(zhì)材料層7刻蝕并淀積有源漏電極8，所述復合介質(zhì)材料層7刻蝕并淀積有柵電極9。
[0018]進一步優(yōu)化的實施例為襯底I可以為藍寶石、SiC或者Si，非摻雜GaN外延層3厚度為1-3μπι，摻雜AlGaN勢皇層4厚度為20nm，Al組分為20%，摻雜濃度2_3 X 118Cnf3。
[0019]進一步優(yōu)化的實施例為所述注入?yún)^(qū)5注入的離子為Al'He+，通過臺面光刻，在摻雜AlGaN勢皇層4上注入?yún)^(qū)5進行臺面注入隔離，注入離子為Al'He+。
[0020]進一步優(yōu)化的實施例為所述高介電常數(shù)介質(zhì)材料層6為氧化鋁或者氧化鉿，厚度范圍為l-3nm;并采用原子層淀積的方法生長。
[0021]原子層淀積氧化鋁時，選用三甲基鋁(TMA)和水(H2O)作為金屬源和氧源，反應溫度為200-3000C，氣壓5-10托，單步反應時間10ms，總共反應15_20個周期。
[0022]原子層淀積氧化鉿時，選用四乙基甲基氨基鉿(TEMAH)和水(H2O)作為金屬源和氧源，反應溫度為200-3000C，氣壓5-10托，單步反應時間300ms，總共反應15_20個周期。
[0023]進一步優(yōu)化的實施例為所述復合介質(zhì)材料層7為二氧化硅和氮化硅，厚度范圍為50-100nm，并采用低壓化學氣相淀積的方法生長。
[0024]其中二氧化硅采用低壓化學氣相淀積(LPCVD)的方法生長，反應氣體為硅烷和氧氣，生長溫度為300-450°C，工作壓力為0-1托，生長厚度10-50nm。氮化硅同樣采用LPCVD的方法生長，反應氣體為二氯甲硅烷(SiH2Cl2)與氨氣(NH3),生長溫度為700-800 °C，工作壓力為0-1托，生長厚度20-50nm。
[0025]進一步優(yōu)化的實施例為所述源漏電極8的電極材料為Ti/Al/Ni/Au或Ti/W/Pt/Au。
[0026]刻蝕復合介質(zhì)材料層7和高介電常數(shù)介質(zhì)材料層6，刻蝕出源漏電極通孔，淀積金屬形成源漏電極8;
[0027]采用干法刻蝕(SF6+ 02)工藝刻蝕復合介質(zhì)材料層7和高介電常數(shù)材料層6，形成源漏電極通孔。在干法刻蝕工藝步驟中，需要調(diào)節(jié)反應氣體的組分，以控制刻蝕速率和選擇比。
[0028]源漏電極8可以為傳統(tǒng)半導體器件歐姆接觸電極材料，如鈦、鋁、鉑、金等金屬或者它們之間的合金。其制作工藝可以采用真空蒸發(fā)、磁控濺射、電子束蒸發(fā)等多種工藝。
[0029]進一步優(yōu)化的實施例為所述柵電極9的電極材料為Ni/Au。光刻并刻蝕復合介質(zhì)材料層7，刻蝕出柵極槽，淀積金屬形成柵電極9;
[0030]采用干法刻蝕(SF6+ 02)工藝刻蝕復合介質(zhì)材料層7，形成柵極槽;在干法刻蝕工藝步驟中，需要調(diào)節(jié)反應氣體的組分，以控制刻蝕速率和選擇比，同時要求精確控制刻蝕時間，避免過刻蝕。
[0031]柵電極9可以為傳統(tǒng)半導體器件肖特基接觸電極材料，如鎳、鉑、金等金屬或者它們之間的合金。其制作工藝可以采用真空蒸發(fā)、磁控濺射、電子束蒸發(fā)等多種工藝。
[0032]對于原子層淀積:
[0033]與其他薄膜淀積方式相比，原子層淀積能夠精確控制薄膜的厚度和組分。同時淀積薄膜與襯底有陡直的界面，能夠在大面積上淀積厚度均勻、無晶粒晶界及保形性優(yōu)良的超薄薄膜。此外原子層淀積技術(shù)所需的工藝溫度遠低于其他化學氣相淀積方法，一般都在400°C以下，可以在相對低的工藝溫度下生長高質(zhì)量的薄膜，是一種非常有前景的薄膜制備方法。
[0034]原子層淀積是一種氣-固相反應，每一步的生長都是自限制，最大特點是每個步驟僅生長一個單原子層。原子層淀積具有很好的三維保形性，100%臺階覆蓋，良好的厚度均勻性，大面積淀積下薄膜無針孔，低缺陷密度，很好的粘附性，低應力，對襯底無損傷，生產(chǎn)效率高，低成本等優(yōu)點，其薄膜質(zhì)量遠高于濺射，和電子束蒸發(fā)所獲得的Al2O3t3并且原子層淀積Al2O3能夠與AlGaN形成高質(zhì)量的Al203/AlGaN界面，可以作為良好的鈍化介質(zhì)。另外Al2O3還具有大禁帶寬度(9eV)，高介電常數(shù)(?9)，高擊穿電場(8MV/cm)，很好的熱穩(wěn)定性(在1000°C高溫下仍保持無定型)，與AlGaN之間有很好的化學穩(wěn)定性(相互之間無擴散)的優(yōu)點。原子層淀積在控制薄膜的均勻性、厚度、以及介質(zhì)質(zhì)量等方面有較大優(yōu)勢，是目前生長高介電常數(shù)介質(zhì)最好的方法之一。
[0035]圖2是采用本實用新型GaN功率開關(guān)器件的電壓擊穿曲線，柵極施加負電壓使器件關(guān)斷，漏極施加高壓，源極接地，測得的電流為器件的關(guān)態(tài)漏電流。從圖2中可以看出，淀積超薄氧化鋁介質(zhì)層后，器件漏電流明顯降低，同時擊穿電壓得到了提高。
[0036]對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本實用新型。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實用新型的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本實用新型將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
【主權(quán)項】
1.一種降低漏電流的GaN器件，其特征在于:該GaN器件自下而上依次包括襯底(I)、AlN緩沖層(2)、非摻雜GaN外延層(3)、摻雜AlGaN勢皇層(4)、高介電常數(shù)介質(zhì)材料層(6)和復合介質(zhì)材料層(7);所述非摻雜GaN外延層(3)和高介電常數(shù)介質(zhì)材料層(6)之間設有注入?yún)^(qū)(5)，所述高介電常數(shù)介質(zhì)材料層(6)和復合介質(zhì)材料層(7)刻蝕并淀積有源漏電極(8)，所述復合介質(zhì)材料層(7 )刻蝕并淀積有柵電極(9 )。2.根據(jù)權(quán)利要求1所述的一種降低漏電流的GaN器件，其特征在于:襯底(I)可以為藍寶石、SiC或者Si，非摻雜GaN外延層(3)厚度為1-3μπι，摻雜AlGaN勢皇層(4)厚度為20nm。3.根據(jù)權(quán)利要求1所述的一種降低漏電流的GaN器件，其特征在于:所述注入?yún)^(qū)(5)為P型注入?yún)^(qū)。4.根據(jù)權(quán)利要求1所述的一種降低漏電流的GaN器件，其特征在于:所述高介電常數(shù)介質(zhì)材料層(6 )為氧化鋁或者氧化鉿，厚度范圍為1-3nm。5.根據(jù)權(quán)利要求1所述的一種降低漏電流的GaN器件，其特征在于:所述復合介質(zhì)材料層(7)為二氧化硅和氮化硅，厚度范圍為50-100nm。6.根據(jù)權(quán)利要求1所述的一種降低漏電流的GaN器件，其特征在于:所述源漏電極(8)的電極材料為鈦、鋁、鎳、金、鎢或鉑金屬。7.根據(jù)權(quán)利要求1所述的一種降低漏電流的GaN器件，其特征在于:所述柵電極(9)的電極材料為鎳或金。
【文檔編號】H01L29/772GK205542792SQ201521094175
【公開日】2016年8月31日
【申請日】2015年12月26日
【發(fā)明人】王敬軒, 王永維, 王勇
【申請人】中國電子科技集團公司第十三研究所