一種電流控制延遲線電路的制作方法
【專利摘要】本發(fā)明屬于集成電路技術領域，涉及一種電流控制延遲線電路。本發(fā)明的由多個延遲模塊依次連接構成，每一個延遲模塊的右移輸出端接下一個延遲模塊的右移輸入端，每一個延遲模塊的左移輸出端接前一個延遲模塊的左移輸入端；每個延遲模塊均由數據選擇器、受控延遲單元、鎖存器和數據分配器構成；數據選擇器接左右輸入信號，控制信號接外部數字控制信號；受控延遲單元接外部電流控制信號，受控延遲單元的輸出端接鎖存器；鎖存器的輸出端接數據分配器的數據輸入端，數據分配器的控制信號接外部數字控制信號，數據分配器輸出左右信號。本發(fā)明的有益效果為，一方面可以達到較高的采樣頻率；另一方面，電路結構簡單，功耗和電路面積都可以達到很小。
【專利說明】
一種電流控制延遲線電路
技術領域
[0001 ]本發(fā)明屬于集成電路技術領域，涉及一種電流控制延遲線電路。
【背景技術】
[0002] 便攜式電子設備在人們的生產生活中扮演著越來越重要的角色，續(xù)航能力作為便 攜式電子設備的重要性能參數主要由電源模塊決定，DC-DC變換器是電源模塊的基礎部分 之一，人們對DC-DC變換器提出了更高的要求:小體積、高效率、快瞬態(tài)響應。因此，一種基于 紋波控制(Ripple-Based Control)的DC-DC變換器的結構應運而生。這種DC-DC變換器對負 載和供電的變化均擁有快速的瞬態(tài)響應、優(yōu)越的閉環(huán)穩(wěn)定性且周期性的過流關斷更好地保 護了開關管。作為重要的模擬單元，電感電流采樣電路是以上優(yōu)點實現的基礎。
[0003] 電感電流采樣電路通常采用RC電路將電感紋波電流轉化為紋波電壓，然后利用 ADC將模擬的紋波電壓信號轉化為數字信號。但是ADC會在芯片上占用較大面積并且功耗較 大(普通的ADC功耗經常在幾個mW)，違背了DC-DC變換器的高效率、小體積的原則。

【發(fā)明內容】

[0004] 本發(fā)明所要解決的，就是針對上述的ADC的功耗及電路面積很大的問題，提出一種 新型的利用電流控制延遲線實現低功耗、小面積的模數轉換電路。
[0005] 本發(fā)明的技術方案是:一種電流控制延遲線電路，所述延遲線電路由多個延遲模 塊依次連接構成，每一個延遲模塊的右移輸出端接下一個延遲模塊的右移輸入端，每一個 延遲模塊的左移輸出端接前一個延遲模塊的左移輸入端;每個延遲模塊均由數據選擇器、 受控延遲單元、鎖存器和數據分配器構成;數據選擇器的一個數據輸入端接右移信號，另一 個數據輸入端接左移信號，控制信號輸入端接外部數字控制信號，輸出端分別接受控延遲 單元的數據輸入端和鎖存器的一個數據輸入端;受控延遲單元的控制信號端接外部電流控 制信號，受控延遲單元的輸出端接鎖存器的另一個輸入端;所述受控延遲單元的延遲時間 與外部電流信號的大小成反比關系；鎖存器的輸出端接數據分配器的數據輸入端，數據分 配器的控制信號輸入端接外部數字控制信號，數據分配器的一個數據輸出端輸出右移信 號，另一個數據輸出端輸出左移信號;所述外部數字控制信號包括〇和1兩個信號，當外部數 字控制信號為〇時，數據選擇器和數據分配器輸出左移信號，當外部數字控制信號為1時，數 據選擇器和數據分配器輸出右移信號。
[0006] 本發(fā)明的有益效果為，采用電流控制延遲線實現對DC-DC電路中的電感電流模數 轉換，一方面可以達到較高的采樣頻率;另一方面，電路結構簡單，主要模塊由門電路組成， 功耗和電路面積都可以達到很小，遵從了 DC-DC變換器的高效率、小體積的原則。
【附圖說明】
[0007] 圖1是本發(fā)明的電流控制延遲線和單個延遲模塊示意圖；
[0008] 圖2是本發(fā)明的延遲模塊內部結構示意圖；
[0009]圖3是電流控制延遲線對電感電流模數轉換電路示意圖；
[0010]圖4是電感電流模數轉換波形示意圖；
[0011]圖5是方向切換波形對比示意圖；（a)為未加鎖存器波形圖，（b)為添加鎖存器后波 形圖；
[0012] 圖6是方向切換模塊輸出仿真波形圖。
【具體實施方式】
[0013] 下面結合附圖，詳細描述本發(fā)明的技術方案：
[0014] 如圖1所示，電流控制延遲線由多個延遲模塊構成，每一個模塊的右移輸出端Fcmt 接下一個模塊的右移輸入端Fin，每一個模塊的左移輸出端接前一個模塊的左移輸入端 B in(3DIR數字信號為1時，信號右移，DIR數字信號為0時，信號左移，電流IbiaJ$制延遲單元的 延遲時間，Q為每個模塊的輸出。
[0015] 如圖2所示，延遲模塊內部結構包括數據選擇器MUX，數據分配器DIV，受控延遲單 元，鎖存器模塊。
[0016] 所述的數據選擇器MUX用于選擇右移輸入信號Fin或者左移輸入信號Βιη;當DIR為1 時，數據選擇器選擇右移輸入信號F in作為數據選擇器輸出，當DIR為0時，數據選擇器選擇左 移輸入信號Βιη作為數據選擇器輸出，所得輸出作為電流控制延遲單元的輸入和鎖存器的一 個輸入。
[0017] 所述的數據分配器DIV用于將前級鎖存器輸出Q分配給右移輸出信號匕葉或者左移 輸出信號Bcmt;當DIR為1時，數據分配器將鎖存器輸出Q分配給右移輸出信號Fcmt，當DIR為0 時，數據分配器將鎖存器輸出Q分配給左移輸出信號B?t。
[0018] 所述的電流控制延遲單元用于產生一個受電流Ibias控制的延遲tdelay，實現對延遲 線的信號流動速度的調控;延遲時間t delay與電流Iblas成近似反比關系，此單元產生的輸出 與數據選擇器的輸入作為鎖存器的兩個輸入。
[0019] 所述的鎖存器用于對輸入信號的傳遞或鎖存，避免DIR信號切換方向時造成的誤 翻轉;鎖存器對應的真值表如表1所示。
[0020] 表1鎖存器真值表
[0022]本發(fā)明的工作原理為：
[0023]每個延遲模塊在DIR信號的控制下，將一個方向上的輸入信號引入模塊內部，經過 Iblas調控的受控單元后產生一個延遲波形，作為同一方向上的輸出信號，利用受控延遲單 元，可以達到自動調控信號傳輸速率，電流越大，延遲時間越短，信號傳輸速率越快。
[0024] 在沒有鎖存器的情況下，電路可以實現正常的右移或者左移，但是無法實現DIR正 常切換，這是因為，在方向切換的那一刻，由于延遲，輸出信號剛完成切換的那個模塊會將 信號傳遞給下一個模塊產生一個小于一個延遲時間的脈沖，但由于方向切換，此脈沖又會 反向傳遞回來造成誤翻轉，如圖5(a)所示。在延遲模塊中加入上述鎖存器之后，就能夠成功 消除掉這個誤翻轉，實現完美的方向切換，如圖5(b)所示，相應的電路仿真波形圖如圖6所 不。
[0025]如圖3所示，通過采樣電路采得電感電流信息作為電流控制延遲線控制信號，電感 電流大小決定每個延遲模塊的延遲時間，電流越大，信號傳輸速率越快。延遲線最左端輸入 信號為1，最右端輸入信號為〇,當比較器輸出高電平，延遲線DIR信號為1，信號右移，各級延 遲模塊輸出從左至右依次從〇變1;當比較器輸出為低電平，延遲線DIR信號為0,信號左移， 各級延遲模塊輸出從右至左依次從0變1。通過判斷輸出電位變化的模塊位置，就能實現對 電感電流的擬合，完成模數轉換功能，如圖4所示。
【主權項】
1. 一種電流控制延遲線電路，所述延遲線電路由多個延遲模塊依次連接構成，每一個 延遲模塊的右移輸出端接下一個延遲模塊的右移輸入端，每一個延遲模塊的左移輸出端接 前一個延遲模塊的左移輸入端;每個延遲模塊均由數據選擇器、受控延遲單元、鎖存器和數 據分配器構成;數據選擇器的一個數據輸入端接右移信號，另一個數據輸入端接左移信號， 控制信號輸入端接外部數字控制信號，輸出端分別接受控延遲單元的數據輸入端和鎖存器 的一個數據輸入端;受控延遲單元的控制信號端接外部電流控制信號，受控延遲單元的輸 出端接鎖存器的另一個輸入端;所述受控延遲單元的延遲時間與外部電流信號的大小成反 比關系;鎖存器的輸出端接數據分配器的數據輸入端，數據分配器的控制信號輸入端接外 部數字控制信號，數據分配器的一個數據輸出端輸出右移信號，另一個數據輸出端輸出左 移信號;所述外部數字控制信號包括0和1兩個信號，當外部數字控制信號為0時，數據選擇 器和數據分配器輸出左移信號，當外部數字控制信號為1時，數據選擇器和數據分配器輸出 右移信號。
【文檔編號】H03M1/12GK106027052SQ201610325878
【公開日】2016年10月12日
【申請日】2016年5月17日
【發(fā)明人】甄少偉, 曾鵬灝, 汪流, 彭彥鑫, 羅萍, 賀雅娟, 張波
【申請人】電子科技大學