一種環(huán)形振蕩器的制造方法
【專利摘要】本發(fā)明公開了一種環(huán)形振蕩器，包括基準源電路、可調節(jié)電流源電路和環(huán)形振蕩電路，基準源電路用來產生直流電流IB，直流電流IB輸入可調節(jié)電流源電路中M4漏極；可調節(jié)電流源電路用來在外部控制電平作用下產生三個恒流源I1、I2、I3，并輸入環(huán)形振蕩電路；環(huán)形振蕩電路用來在恒流I1、I2、I3的作用下輸出OSC時鐘信號。本發(fā)明頻率穩(wěn)定度高、精確度高且頻率可調節(jié)；結構簡單且靈活多變，可采用CMOS工藝實現(xiàn)，適合工業(yè)化；應用廣泛，可為低頻數(shù)字集成電路提供精準的時鐘信號。
【專利說明】
一種環(huán)形振蕩器
技術領域
[0001] 本發(fā)明屬于電源管理技術領域，具體涉及一種環(huán)形振蕩器。
【背景技術】
[0002] 為了使數(shù)字集成電路正常工作，需要為其提供精確而穩(wěn)定的時鐘信號。壓控振蕩 器(Voltage Controled Oscillator，VC0)振蕩頻率高，頻率穩(wěn)定度高，但電路結構較為復 雜，主要用于高頻數(shù)字集成電路中。而在低頻數(shù)字集成電路中，出于設計成本考慮，主要采 用電容充放電形式的環(huán)形振蕩器來提供時鐘信號。傳統(tǒng)的環(huán)形振蕩器具有電路結構簡單的 優(yōu)勢，但也存在頻率穩(wěn)定度、精確度不夠高和只能輸出單一頻率的局限性，大大限制了環(huán)形 振蕩器的使用范圍。

【發(fā)明內容】

[0003] 針對現(xiàn)有技術存在的問題，本發(fā)明提供了一種頻率穩(wěn)定度高、精確度高且頻率可 調的環(huán)形振蕩器。
[0004] 為解決上述技術問題，本發(fā)明采用如下技術方案：
[0005] 一種環(huán)形振蕩器，包括：
[0006] 可調節(jié)電流源電路，用來在外部控制電平作用下產生三個恒流源11、12、13，并輸 入環(huán)形振蕩電路；
[0007] 環(huán)形振蕩電路，用來在恒流11、12、13的作用下輸出0SC時鐘信號。
[0008] 上述可調節(jié)電流源電路由M0SFET M4~M9、電阻R1~R4和開關S1~S7構成；
[0009] M4漏極連M4柵極，M4柵極連M5柵極，114源極連R1和S1的第一端;R1的第二端連R2和 S2的第一端，S1、S2和R2的第二端均接地；
[0010] M5漏極連M6漏極，M5源極連R3和S3的第一端，R3的第二端接連R4和S4的第一端， S3、S4和R4的第二端均接地；
[0011 ] M6源極連外部電源VDD，M6柵極連M7柵極、外部電源VDD; M7源極接外部電源VDD，M7 漏極用作輸出端，且連接S5的第一端;M8柵極和源極接外部電源VDD，M8漏極用作輸出端，且 連接S6的第一端;M9柵極和源極接外部電源VDD，M9漏極用作輸出端，且連接S7的第一端； S5、S6、S7的第二端均接地。
[0012] 上述環(huán)形振蕩電路由N型M0SFET Ml~M3、反相器INV1~INV4、電容C1~C3和與門 AND構成；
[0013] Μ1、M2、M3漏極分別接受可調節(jié)電流源電路輸出的恒流源I i、12、13，Ml、M2、M3源級 均接地，Cl、C2、C3分別并聯(lián)在Ml、M2、M3的漏極與源極間；
[0014] INV1輸入端接Ml漏極，INV1輸出端接M2柵極，M2漏極接M3柵極，M3漏極接INV2輸入 端，INV2輸出端接AND輸入端；
[0015] AND輸出端接INV4輸入端，INV4輸出端接INV3輸入端，INV3輸出端接Ml柵極。
[0016] 上述環(huán)形振蕩器還包括基準源電路，所述的基準源電路用來產生直流電流IB，直 流電流Ib輸入可調節(jié)電流源電路中M4漏極。
[0017] 本發(fā)明可調節(jié)電流源電路包括系列電阻R1~R4以及各電阻兩端并聯(lián)的開關S1~ S4，開關S1~S4分別由控制使能端TRM1、TRM2、TRM3、TRM4輸入的電平控制。由于基準源電路 輸出Ib恒定，通過改變可調節(jié)電流源電路中電阻值即可改變M4、M5的柵源電壓，進而改變 II、12、13大小。環(huán)形振蕩電路中電容的充電時間受II~13大小影響，通過改變II~13大小 進而改變各級反相器的延遲時間，達到修改環(huán)形振蕩器振蕩頻率的目的。實現(xiàn)了較低頻率 條件下獲得可以調節(jié)的頻率輸出范圍，突破了傳統(tǒng)的環(huán)形振蕩器只能輸出單一的不可調節(jié) 頻率的缺陷。
[0018] 本發(fā)明采用三級反相器級聯(lián)實現(xiàn)振蕩功能，利用電阻網(wǎng)絡R1~R4改變電容C1~C3 的充電電流，從而改變反相器的延遲時間，達到改變環(huán)形振蕩器振蕩頻率的目的。本發(fā)明環(huán) 形振蕩電路能克服受集成電路制造工藝偏差引起的頻率偏差問題，提高環(huán)形振蕩器的頻率 精確度。
[0019] 本發(fā)明具有如下優(yōu)點和有益效果：
[0020] (1)高頻率穩(wěn)定度、高精確度且頻率可調節(jié)。
[0021] (2)結構簡單且靈活多變，可采用CMOS工藝實現(xiàn)，適合工業(yè)化。
[0022] (3)應用廣泛，可為鋰電池電源管理芯片、直流-直流電壓轉換(Direct Current to Direct Current，DC_DC)芯片、發(fā)光二極管（Light Emitting Diode，LED)驅動器芯片等 低頻數(shù)字集成電路提供精準的時鐘信號。
【附圖說明】
[0023]圖1是本發(fā)明的整體結構框圖；
[0024] 圖2是環(huán)形振蕩電路的電路結構圖；
[0025] 圖3是可調節(jié)電流源電路的電路結構圖。
【具體實施方式】
[0026] 見圖1，環(huán)形振蕩器包括基準源電路、可調節(jié)電流源電路和環(huán)形振蕩電路，基準源電 路非必須。基準源電路、可調節(jié)電流源電路和環(huán)形振蕩電路均接外部電源(VDD)、外部控制信 號EN和地(GND)。Ib為經(jīng)典結構的基準源電路產生的直流電流，流入可調節(jié)電流源電路中。外 部控制電平TRM1、TRM2、TRM3、TRM4輸入可調節(jié)電流源電路，控制可調節(jié)電流源電路產生三個 恒流源I1、I2、I3，I1、I2、I3大小與M0SFET的寬長比有關，

9分別表示M7、M8、M9的寬長比。11、12、13輸入環(huán)形振蕩電路，引起 振蕩，環(huán)形振蕩電路輸出端輸出0SC時鐘信號。
[0027] 圖2所示為環(huán)形振蕩電路的電路結構圖，環(huán)形振蕩電路利用上一級反相器的恒流 源對電容充電到下一級反相器閾值電壓的時間，來作為反相器間的信號傳輸延時，從而精 確控制環(huán)形振蕩器輸出信號的周期。
[0028] 本發(fā)明中，環(huán)形振蕩電路由N型M0SFET ]?1、]\12、]\0、反相器1附1、1附2、1附3、1附4、 電容Cl、C2、C3和與門AND構成。Ml、M2、M3漏極分別接受到EN信號控制的恒流源11、12、13， Ml、M2、M3源極直接接地，Cl、C2、C3分別并聯(lián)在Ml、M2、M3的漏極與源極間。
[0029] 第一級反相器輸出端接INV1輸入端，第二級反相器輸出端接M3柵極，第三級反相 器輸出端接INV2輸入端。第一級反相器即并聯(lián)的Ml和C1，第二級反相器即并聯(lián)的M2和C2,第 三級反相器即并聯(lián)的M3和C3JNV2輸出端和外部控制信號EN的輸出端一同接到AND輸入端， AND輸出端接INV4輸入端，INV4輸出端接入INV3輸入端，INV3輸出端接到Ml柵極。
[0030] 本發(fā)明是由三級反相器級聯(lián)而成的環(huán)形振蕩電路，外部電路產生的使能控制信號 EN輸入環(huán)形振蕩電路，同時控制恒流源11、12、13的關斷。當EN為低電平時，關閉其控制的所 有開關S5、S6、S7，使得環(huán)形振蕩電路所有恒流源被切斷；當EN為高電平時，打開其控制的所 有開關S5、S6、S7，使得環(huán)形振蕩電路的所有恒流源打開。
[0031] 由恒流源對電容的充電公式U = I*t/C，U為電容充電產生的電壓差，t為充電時間， I為恒流源電流，C為電容值。時鐘周期為11對C1充電到INV1閾值、12對C2充電到M3閾值、13 對C3充電到INV2閾值的充電時間之和。為簡便起見，設計時取恒流源電流值11 = 12 = 13 = 1，因此0^的時鐘周期丁 = 3^1，￥^為1爾1、1爾2、1附3、1附4的閾值。環(huán)形振蕩器受到控制 信號EN的控制，當EN為低電平時，關斷所有電流源及其偏置電路。INV1閾值即第一級反相器 到第二級反相器的傳輸延遲，M3閾值即第二級反相器到第三級反相器的傳輸延遲，INV2閾 值即第三級反相器到第一級反相器的傳輸延遲。
[0032] 圖3所示為可調節(jié)電流源電路的電路結構圖，可調節(jié)電流源電路由MOSFET M4、M5、 皿6、]?7、]\18、]\19、電阻1?1、1?2、1?3、1?4和開關51、52、33、54、55、36、57構成。18為由經(jīng)典結構的基 準源電路產生的普通直流電流，基準源電路一端接外部電源VDD，一端接M4漏極。
[0033] M4漏極同時與基準源電路輸出端、M4柵極相連，M4柵極與M5柵極相連，M4源極接R1 和SUR1-端接M4源極和S1，另一端接R2A1-端接M4源極和R1，另一端接地，并由外部信號 TRM1控制。R2-端接R1和S2,另一端接地。S2-端接R1和R2之間，另一端接地，并由外部控制 信號TRM2控制。
[0034] M5柵極與M4柵極相接，M5漏極與M6漏極相接，M5源極接R3和S3 A3-端接M5源極和 S3,另一端接RLS3-端接R3和M5間，另一端接地，并受外部信號TRM3控制。R4-端接R3和 S4，另一端接地。S4-端接R3和R4間，另一端接地，由外部信號TRM4控制。
[0035] M6漏極與M5漏極相連，M6源極接外部電源VDD，M6柵極與M7柵極、外部電源VDD相 連。M7源極接外部電源VDD，M7柵極連M6柵極、外部電源VDD，M7漏極用作輸出端輸出I!，且與 S5相連。S5-端接M7漏極，另一端接地，受EN信號控制，當EN為高電平時S5斷開，EN為低電平 時S5導通。
[0036] M8、M9的柵極和源極均接外部電源VDD，M8、M9的漏極用作輸出端分別輸出12、1 3,并 分別與S6、S7相連。S6-端接M8漏極，另一端接地;S7-端接M9漏極，另一端接地。S6和S7均 受EN信號控制，EN為低電平開關導通，EN為高電平開關斷開。
[0037] 通過了1?11、了1?12、了1?0、了1?14控制31~34中一個或多個開關的斷開和導通，調節(jié)電 阻網(wǎng)絡的總電阻值，在輸出端獲得不同的電流值，從而控制調節(jié)環(huán)形振蕩電路的振蕩頻率， 并且調節(jié)振蕩頻率在所需頻率的有效范圍內。若斷開S1或S2,則減小M4漏極電阻，可減小輸 出端電流值;若斷開S3或S4,則減小M5漏極電阻，則可增大輸出端電流值。如此便可以在環(huán) 形振蕩電路中獲得所需振蕩頻率。
【主權項】
1. 一種環(huán)形振蕩器，其特征是，包括： 可調節(jié)電流源電路，用來在外部控制電平作用下產生三個恒流源11、12、13，并輸入環(huán) 形振蕩電路； 環(huán)形振蕩電路，用來在恒流11、12、13的作用下輸出OSC時鐘信號； 所述的可調節(jié)電流源電路由MOSFET M4~M9、電阻R1 ~R4和開關S1 ~S7構成； M4漏極連M4柵極，M4柵極連M5柵極，114源極連R1和S1的第一端;R1的第二端連R2和S2的 第一端，SI、S2和R2的第二端均接地； M5漏極連M6漏極，M5源極連R3和S3的第一端，R3的第二端接連R4和S4的第一端，S3、S4 和R4的第二端均接地； M6源極連外部電源VDD，M6柵極連M7柵極、外部電源VDD; M7源極接外部電源VDD，M7漏極 用作輸出端，且連接S5的第一端;M8柵極和源極接外部電源VDD，M8漏極用作輸出端，且連接 S6的第一端;M9柵極和源極接外部電源VDD，M9漏極用作輸出端，且連接S7的第一端;S5、S6、 S7的第二端均接地； 所述的環(huán)形振蕩電路由N型MOSFET Ml~M3、反相器INV1~INV4、電容C1~C3和與門AND構 成； Μ1、M2、M3漏極分別接受可調節(jié)電流源電路輸出的恒流源I!、12、13，Μ1、M2、M3源級均接 地，Cl、C2、C3分別并聯(lián)在Ml、Μ2、Μ3的漏極與源極間； INV1輸入端接Ml漏極，INV1輸出端接M2柵極，M2漏極接M3柵極，M3漏極接INV2輸入端， INV2輸出端接AND輸入端； AND輸出端接INV4輸入端，INV4輸出端接INV3輸入端，INV3輸出端接Ml柵極。2. 如權利要求1所述的環(huán)形振蕩器，其特征是： 還包括基準源電路，所述的基準源電路用來產生直流電流Ib，直流電流Ib輸入可調節(jié)電 流源電路中M4漏極。
【文檔編號】H03K3/03GK106026983SQ201610416319
【公開日】2016年10月12日
【申請日】2016年6月14日
【發(fā)明人】江金光, 唐亞男
【申請人】武漢大學