使用標準數(shù)字單元的差分bang-bang相位檢測器的制造方法
【專利摘要】本公開的某些方面提供了用于在例如延遲鎖相環(huán)中使用的全差分相位檢測器。一個示例相位檢測電路一般包括：用于參考信號的第一輸入；用于將要與參考信號進行比較的輸入信號的第二輸入；置位復位(S?R)鎖存器，具有置位輸入、復位輸入、第一輸出和第二輸出；以及延遲(D)觸發(fā)器，具有邏輯輸入、時鐘輸入、復位輸入和邏輯輸出。第一輸入與S?R復位輸入連接，第二輸入與S?R置位輸入連接，第一S?R輸出與D時鐘輸入連接，并且第二S?R輸出與D復位輸入連接。D觸發(fā)器的邏輯輸出指示輸入信號是超前于還是滯后于參考信號。
【專利說明】使用標準數(shù)字單元的差分bang-bang相位檢測器
[0001 ] 在3511.5.0§119之下的優(yōu)先權要求
[0002]本申請要求2014年I月27日提交的美國臨時專利申請系列號N0.61/932,088、以及2014年5月2日提交的美國專利申請系列號N0.14/268，120的權益，這兩個美國申請通過引用以它們的整體并入本文。
技術領域
[0003]本公開的某些方面一般性地涉及射頻(RF)電子電路，并且更特別地，涉及全差分相位檢測器。
【背景技術】
[0004]無線通信網(wǎng)絡廣泛地被部署來提供各種通信服務，諸如電話、視頻、數(shù)據(jù)、消息收發(fā)、廣播，等等。這樣的網(wǎng)絡(它們經(jīng)常是多接入網(wǎng)絡)通過共享可用的網(wǎng)絡資源來支持針對多個用戶的通信。例如，一個網(wǎng)絡可以是3G(第三代移動電話標準和技術)系統(tǒng)，其可以經(jīng)由各種3G無線電接入技術(RAT)來提供網(wǎng)絡服務，各種3G無線電接入技術(RAT)包括EVDO (演進數(shù)據(jù)優(yōu)化)、IxRTT (I時代無線電傳輸技術，或者簡寫為IX)、W-CDMA(寬帶碼分多址)、UMTS-TDD(通用移動電信系統(tǒng)-時分雙工)、HSPA(高速分組接入)、GPRS(通用分組無線電服務)、或EDGE(全球演進的增強型數(shù)據(jù)速率)。36網(wǎng)絡是寬廣區(qū)域的蜂窩電話網(wǎng)絡，其演進為除了語音呼叫之外還并入高速互聯(lián)網(wǎng)接入和視頻電話。此外，3G網(wǎng)絡相比于其他網(wǎng)絡系統(tǒng)可以更多地被建立并且提供更大的覆蓋區(qū)域。這樣的多接入網(wǎng)絡還可以包括碼分多址(CDMA)系統(tǒng)、時分多址(TDMA)系統(tǒng)、頻分多址(FDMA)系統(tǒng)、正交頻分多址(OFDMA)系統(tǒng)、單載波FDMA (SC-FDMA)網(wǎng)絡、第3代合作伙伴計劃(3GPP)長期演進(LTE)網(wǎng)絡、以及長期演進高級(LTE-A)網(wǎng)絡。
[0005]無線通信網(wǎng)絡可以包括多個基站，多個基站能夠支持針對多個移動臺的通信。移動臺(MS)可以經(jīng)由下行鏈路和上行鏈路與基站(BS)進行通信。下行鏈路(或正向鏈路)是指從基站到移動臺的通信鏈路，并且上行鏈路(或反向鏈路)是指從移動臺到基站的通信鏈路。基站可以在下行鏈路上向移動臺發(fā)射數(shù)據(jù)和控制信息，和/或可以在上行鏈路上從移動臺接收數(shù)據(jù)和控制信息。

【發(fā)明內(nèi)容】

[0006]本公開的某些方面一般性地涉及全差分相位檢測器，其可以使用標準數(shù)字單元來實施。差分相位檢測器可以使用在用于各種目的的各種通信設備中。它的一個示例是使用在用來生成具有參考信號的頻率的整數(shù)倍頻率的輸出信號的乘法延遲鎖相環(huán)(MDLL)中。
[0007]本公開的某些方面提供了一種相位檢測電路。該相位檢測電路一般包括:用于參考信號的第一輸入;用于將要與參考信號進行比較的輸入信號的第二輸入;置位復位(S-R)鎖存器，具有置位輸入、復位輸入、第一輸出和第二輸出；以及延遲(D)觸發(fā)器，具有邏輯輸入、時鐘輸入、復位輸入和邏輯輸出，其中第一輸入與S-R鎖存器的復位輸入連接，其中第二輸入與S-R鎖存器的置位輸入連接，其中S-R鎖存器的第一輸出與D觸發(fā)器的時鐘輸入連接，并且其中S-R鎖存器的第二輸出與D觸發(fā)器的復位輸入連接，以使得D觸發(fā)器的邏輯輸出指示輸入信號是超前于還是滯后于參考信號。
[0008]根據(jù)某些方面，D觸發(fā)器的邏輯輸入被保持為邏輯高電平。
[0009]根據(jù)某些方面，第一反相器可以連接在S-R鎖存器的第一輸出與D觸發(fā)器的時鐘輸入之間。對于某些方面，第二反相器也可以連接在S-R鎖存器的第二輸出與D觸發(fā)器的復位輸入之間。
[0010]根據(jù)某些方面，第一邏輯“與”門可以連接在S-R鎖存器的第一輸入與復位輸入之間。對于某些方面，第二邏輯“與”門可以連接在S-R鎖存器的第二輸入與置位輸入之間。在一些方面中，相位檢測電路可以包括使能輸入，該使能輸入可以與第一邏輯“與”門處的第一輸入進行邏輯“與”，并且與第二邏輯“與”門處的第二輸入進行邏輯“與”。
[0011]根據(jù)某些方面，S-R鎖存器與第一和第二輸入連接，以使得相位檢測電路是全差分的。
[0012]根據(jù)某些方面，S-R鎖存器被配置為對參考信號和輸入信號的上升邊沿進行響應。
[0013]根據(jù)某些方面，S-R鎖存器包括兩個交叉耦合的邏輯“與非”門。
[0014]本公開的某些方面提供了一種延遲鎖相環(huán)(DLL)。該DLL—般包括:用于參考信號的輸入；用于關于參考信號被延遲的信號的輸出；延遲鏈，包括用于生成被延遲的信號的一個或多個延遲門，其中延遲門中的至少一個延遲門與DLL的輸出連接;選擇邏輯，與DLL的輸出連接并且被配置為基于被延遲的信號來輸出選擇信號；復用器，由選擇信號控制為在參考信號與被延遲的信號之間進行選擇，以便輸出給延遲鏈中的延遲門中的第一延遲門；以及相位檢測電路，用于把被延遲的信號與參考信號進行比較。相位檢測電路一般包括:S-R鎖存器，具有置位輸入、復位輸入、第一輸出和第二輸出；以及D觸發(fā)器，具有邏輯輸入、時鐘輸入、復位輸入和邏輯輸出，其中DLL的輸入與S-R鎖存器的復位輸入連接，其中DLL的輸出與S-R鎖存器的置位輸入連接，其中S-R鎖存器的第一輸出與D觸發(fā)器的時鐘輸入連接，并且其中S-R鎖存器的第二輸出與D觸發(fā)器的復位輸入連接，以使得D觸發(fā)器的邏輯輸出指示被延遲的信號是超前于還是滯后于參考信號。
[0015]根據(jù)某些方面，DLL是乘法DLL(MDLL)，該乘法DLL被配置以使得在DLL的輸出處的被延遲的信號具有等于參考信號的頻率乘以乘法因子的頻率。對于某些方面，選擇邏輯包括計數(shù)器，該計數(shù)器隨著被延遲的信號的每個下降邊沿而將值遞增一，并且選擇邏輯在計數(shù)器的值等于乘法因子之后輸出具有邏輯高電平的選擇信號。隨著被延遲的信號的下一上升邊沿，計數(shù)器的值被復位到0，并且選擇邏輯輸出具有邏輯低電平的選擇信號。
[0016]根據(jù)某些方面，D觸發(fā)器的邏輯輸入被保持為邏輯高電平。
[0017]根據(jù)某些方面，DLL進一步包括:第一反相器，連接在S-R鎖存器的第一輸出與D觸發(fā)器的時鐘輸入之間；以及第二反相器，連接在S-R鎖存器的第二輸出與D觸發(fā)器的復位輸入之間。
[0018]根據(jù)某些方面，DLL進一步包括:第一邏輯“與”門，連接在DLL的輸入與S-R鎖存器的復位輸入之間；以及第二邏輯“與”門，連接在DLL的輸出與S-R鎖存器的置位輸入之間。在這種情況中，選擇信號可以與第一邏輯“與”門處的DLL的輸入進行邏輯“與”，并且還可以與第二邏輯“與”門處的DLL的輸出進行邏輯“與”。
[0019]根據(jù)某些方面，S-R鎖存器與DLL的輸入和DLL的輸出連接，以使得相位檢測電路是全差分的。
[0020]根據(jù)某些方面，S-R鎖存器被配置為對參考信號和被延遲的信號的上升邊沿進行響應。
[0021]本公開的某些方面提供了一種用于無線通信的裝置。該裝置一般包括:至少一個天線；以及用于經(jīng)由該至少一個天線來接收信號的接收器、或者用于經(jīng)由該至少一個天線來發(fā)射信號的發(fā)射器中的至少一個，其中接收器或發(fā)射器中的該至少一個包括延遲鎖相環(huán)(DLL)。該DLL通常包括:用于參考信號的輸入；用于關于參考信號被延遲的信號的輸出；延遲鏈，包括用于生成被延遲的信號的一個或多個延遲門，其中延遲門中的至少一個延遲門與DLL的輸出連接;選擇邏輯，與DLL的輸出連接并且被配置為基于被延遲的信號來輸出選擇信號;復用器，由選擇信號控制為在參考信號與被延遲的信號之間進行選擇，以便輸出給延遲鏈中的延遲門中的第一延遲門；以及相位檢測電路，用于把被延遲的信號與參考信號進行比較。相位檢測電路一般包括:S-R鎖存器，具有置位輸入、復位輸入、第一輸出和第二輸出；以及D觸發(fā)器，具有邏輯輸入、時鐘輸入、復位輸入和邏輯輸出，其中DLL的輸入與S-R鎖存器的復位輸入連接，其中DLL的輸出與S-R鎖存器的置位輸入連接，其中S-R鎖存器的第一輸出與D觸發(fā)器的時鐘輸入連接，并且其中S-R鎖存器的第二輸出與D觸發(fā)器的復位輸入連接，以使得D觸發(fā)器的邏輯輸出指示被延遲的信號是超前于還是滯后于參考信號。
【附圖說明】
[0022]因此，上文所記載的本公開的特征能夠詳細被理解的方式、上文簡略概述的更加特別的描述，可以通過參考各方面而得到，這些方面中的一些方面被圖示在附圖中。然而，將注意到，附圖僅圖示了這一公開的某些典型方面，并且因此不被考慮為是對它的范圍的限制，因為本描述可以加入到其他等同有效的方面。
[0023]圖1圖示了根據(jù)本公開的某些方面的示例無線通信網(wǎng)絡。
[0024]圖2是根據(jù)本公開的某些方面的示例接入點(AP)和用戶終端的框圖。
[0025]圖3是根據(jù)本公開的某些方面的示例收發(fā)器前端的框圖。
[0026]圖4是根據(jù)本公開的某些方面的使用延遲(D)觸發(fā)器作為相位檢測器的示例乘法延遲鎖相環(huán)(MDLL)的框圖。
[0027]圖5是根據(jù)本公開的某些方面的使用全差分bang-bang相位檢測器(BBPD)的示例MDLL的框圖。
【具體實施方式】
[0028]本公開的各種方面在下面被描述。應當明顯的是，本文的教導可以用各種各樣的形式被具體化，并且本文所公開的任何具體結構、功能、或者這兩者僅是表示性的?；诒疚牡慕虒В绢I域的技術人員應當意識到，本文所公開的方面可以獨立于任何其他方面而被實施，并且這些方面中的兩個或更多方面可以用各種方式而被組合。例如，可以使用本文所闡述的任何數(shù)目的方面來實施裝置或者實行方法。另外，可以使用其他結構、功能、或者附加于或不同于本文所闡述的方面中的一個或多個方面的結構和功能，來實施這樣的裝置或者實行這樣的方法。此外，一個方面可以包括權利要求的至少一個元素。
[0029]詞語“示例性”在本文中用來意指“用作示例、實例、或例證”。本文中被描述為“示例性”的任何方面并不必然被解釋為相對于其他方面是優(yōu)選的或者有利的。
[0030]本文所描述的技術可以與各種無線技術組合地被使用，各種無線技術諸如碼分多址(CDMA)、正交頻分復用(OFDM)、時分多址(TDMA)、空分多址(SDMA)、單載波頻分多址(SC-FDMA)、時分同步碼分多址(TD-SCDMA)，等等。多個用戶終端能夠經(jīng)由不同的(I)用于CDMA的正交碼信道、(2)用于TDMA的時隙、或者(3)用于OFDM的子頻帶，來并發(fā)地發(fā)射/接收數(shù)據(jù)。CDMA系統(tǒng)可以實施IS-2000、IS-95、IS-856、寬帶-CDMA(W-CDMA)、或者一些其他標準。OFDM系統(tǒng)可以實施電氣和電子工程師協(xié)會(IEEE)802.11、IEEE 802.16、長期演進(LTE)(例如，以TDD模式和/或FDD模式)、或者一些其他標準。TDMA系統(tǒng)可以實施全球移動通信系統(tǒng)(GSM)或者一些其他標準。這些各種標準在本領域中是已知的。
[0031]示例無線系統(tǒng)
[0032]圖1圖示了具有接入點和用戶終端的無線通信系統(tǒng)100。為了簡單，僅一個接入點110被示出在圖1中。接入點(AP) —般是與用戶終端進行通信的固定站并且也可以被稱為基站(BS)、演進型節(jié)點B(eNB)、或者一些其他術語。用戶終端(UT)可以是固定的或移動的，并且也可以被稱為移動臺(MS)、接入終端、用戶設備(UE)、站點(STA)、客戶端、無線設備、或者一些其他術語。用戶終端可以是無線設備，諸如蜂窩電話、個人數(shù)字助理(PDA)、手持式設備、無線調(diào)制解調(diào)器、膝上型計算機、平板計算機、個人計算機，等等。
[0033]接入點110可以在任何給定時刻在下行鏈路和上行鏈路上與一個或多個用戶終端120進行通信。下行鏈路(S卩，正向鏈路)是從接入點到用戶終端的通信鏈路，并且上行鏈路(即，反向鏈路)是從用戶終端到接入點的通信鏈路。用戶終端還可以點對點地與另一用戶終端進行通信。系統(tǒng)控制器130耦合到接入點并且為接入點提供協(xié)調(diào)和控制。
[0034]系統(tǒng)100采用多發(fā)射和多接收天線用于下行鏈路和上行鏈路上的數(shù)據(jù)傳輸。接入點110可以被裝備有數(shù)目Nap個天線來實現(xiàn)用于下行鏈路傳輸?shù)陌l(fā)射分集和/或用于上行鏈路傳輸?shù)慕邮辗旨?。所選擇的用戶終端120的集合Nu可以接收下行鏈路傳輸并且發(fā)射上行鏈路傳輸。每個所選擇的用戶終端向接入點發(fā)射特定于用戶的數(shù)據(jù)，和/或從接入點接收特定于用戶的數(shù)據(jù)。一般而言，每個所選擇的用戶終端可以被裝備有一個或多個天線(即，Nut多1)。仏個所選擇的用戶終端能夠具有相同或不同數(shù)目的天線。
[0035]無線系統(tǒng)100可以是時分雙工(TDD)系統(tǒng)或頻分雙工(FDD)系統(tǒng)。對于TDD系統(tǒng)，下行鏈路和上行鏈路共享相同的頻帶。對于roD系統(tǒng)，下行鏈路和上行鏈路使用不同的頻帶。系統(tǒng)100還可以利用單個載波或多個載波用于傳輸。每個用戶終端可以被裝備有單個天線(例如，為了保持成本下降)或多個天線(例如，在附加成本能夠被支持的場合)。
[0036]圖2示出了無線系統(tǒng)100中的接入點110和兩個用戶終端120m和120x的框圖。接入點110被裝備有Nap個天線224a至224ap。用戶終端120m被裝備有Nut,m個天線252ma至252mu，并且用戶終端120x被裝備有Nut,x個天線252xa至252xu。接入點110是針對下行鏈路的發(fā)射實體和針對上行鏈路的接收實體。每個用戶終端120是針對上行鏈路的發(fā)射實體和針對下行鏈路的接收實體。如本文所使用的，“發(fā)射實體”是能夠經(jīng)由頻率信道發(fā)射數(shù)據(jù)的獨立操作的裝置或設備，并且“接收實體”是能夠經(jīng)由頻率信道接收數(shù)據(jù)的獨立操作的裝置或設備。在以下描述中，下標“dn”標示下行鏈路，下標“up”標示上行鏈路，Nup個用戶終端被選擇用于上行鏈路上的同時傳輸，Ndn個用戶終端被選擇用于下行鏈路上的同時傳輸，Nup可以等于或者可以不等于Ndn，并且Nup和Ndn可以是靜態(tài)值或能夠針對每個調(diào)度間隔而改變。波束調(diào)向或一些其他空間處理技術可以被使用在接入點和用戶終端處。
[0037]在上行鏈路上，在被選擇用于上行鏈路傳輸?shù)拿總€用戶終端120處，TX數(shù)據(jù)處理器288接收來自數(shù)據(jù)源286的業(yè)務數(shù)據(jù)、以及來自控制器280的控制數(shù)據(jù)。TX數(shù)據(jù)處理器288基于與被選擇用于用戶終端的速率相關聯(lián)的編碼和調(diào)制方案來處理(例如，編碼、交錯、和調(diào)制)用于用戶終端的業(yè)務數(shù)據(jù){dup}，并且提供用于Nut,m個天線中的一個天線的數(shù)據(jù)符號流{sup}。收發(fā)器前端(TX/RX)254(也作為射頻前端(RFFE)而已知)接收并處理(例如，轉換到模擬、放大、濾波、和上變頻)相應的符號流以生成上行鏈路信號。收發(fā)器前端254還可以將上行鏈路信號路由到Nut,?個天線中的一個天線以用于經(jīng)由例如RF開關的發(fā)射分集?？刂破?80可以控制收發(fā)器前端254內(nèi)的路由。存儲器282可以存儲用于用戶終端120的數(shù)據(jù)和程序代碼，并且可以與控制器280進行交互。
[0038]數(shù)目Nup個用戶終端可以被調(diào)度用于上行鏈路上的同時傳輸。這些用戶終端中的每個用戶終端在上行鏈路上向接入點發(fā)射它的經(jīng)處理的符號流的集合。
[0039]在接入點110處，Nap個天線224a至224ap從在上行鏈路上進行發(fā)射的全部Nup個用戶終端接收上行鏈路信號。為了接收分集，收發(fā)器前端222可以選擇從天線224中的一個天線所接收的信號以用于處理。對于本公開的某些方面，從多個天線224所接收的信號的組合可以被組合用于增強型接收分集。接入點的收發(fā)器前端222還執(zhí)行與用戶終端的收發(fā)器前端254所執(zhí)行的處理互補的處理，并且提供經(jīng)恢復的上行鏈路數(shù)據(jù)符號流。經(jīng)恢復的上行鏈路數(shù)據(jù)符號流是用戶終端所發(fā)射的數(shù)據(jù)符號流{sup}的估計。RX數(shù)據(jù)處理器242根據(jù)針對上行鏈路數(shù)據(jù)符號流所使用的速率來處理(例如，解調(diào)、解交錯、以及解碼)經(jīng)恢復的該流以獲得經(jīng)解碼的數(shù)據(jù)。針對每個用戶終端的經(jīng)解碼的數(shù)據(jù)可以被提供給數(shù)據(jù)匯244以用于存儲和/或提供給控制器230以用于進一步處理。
[0040]在下行鏈路上，在接入點110處，TX數(shù)據(jù)處理器210接收針對被調(diào)度用于下行鏈路傳輸?shù)腘dn個用戶終端的來自數(shù)據(jù)源208的業(yè)務數(shù)據(jù)、來自控制器230的控制數(shù)據(jù)、以及可能有來自調(diào)度器234的其他數(shù)據(jù)。各種類型的數(shù)據(jù)可以在不同的運輸信道上被發(fā)送。TX數(shù)據(jù)處理器210基于針對每個用戶終端所選擇的速率來處理(例如，編碼、交錯、以及調(diào)制)用于該用戶終端的業(yè)務數(shù)據(jù)。TX數(shù)據(jù)處理器210可以提供用于Ndn個用戶終端中的一個或多個用戶終端的下行鏈路數(shù)據(jù)符號流，以從Nap個天線中的一個天線被發(fā)射。收發(fā)器前端222接收并處理(例如，轉換到模擬、放大、濾波、以及上變頻)符號流以生成下行鏈路信號。收發(fā)器前端222還可以將下行鏈路信號路由到Nap個天線224中的一個或多個天線，以用于經(jīng)由例如RF開關的發(fā)射分集?？刂破?30可以控制收發(fā)器前端222內(nèi)的路由。存儲器232可以存儲用于接入點110的數(shù)據(jù)和程序代碼，并且可以與控制器230進行交互。
[0041]在每個用戶終端120處，Nut,m個天線252從接入點110接收下行鏈路信號。為了在用戶終端120處的接收分集，收發(fā)器前端254可以選擇從天線252中的一個天線所接收的信號以用于處理。對于本公開的某些方面，從多個天線252所接收的信號的組合可以被組合用于增強型接收分集。用戶終端的收發(fā)器前端254還執(zhí)行與接入點的收發(fā)器前端222所執(zhí)行的處理互補的處理，并且提供經(jīng)恢復的下行鏈路數(shù)據(jù)符號流。RX數(shù)據(jù)處理器270處理(例如，解調(diào)、解交錯、以及解碼)經(jīng)恢復的下行鏈路數(shù)據(jù)符號流以獲得針對用戶終端的經(jīng)解碼的數(shù)據(jù)。
[0042]本領域的技術人員將認識到，本文所描述的技術可以一般性地被應用在利用任何類型的多個接入方案(諸如，TDMA、SDMA、正交頻分多址(OFDMA)、CDMA、SC-FDMA、TD-SCDMA、以及它們的組合)的系統(tǒng)中。
[0043]圖3是根據(jù)本公開的某些方面的示例收發(fā)器前端300(諸如，圖2中的收發(fā)器前端222、254)的框圖。收發(fā)器前端300包括用于經(jīng)由一個或多個天線來發(fā)射信號的發(fā)射(TX)路徑302(也作為發(fā)射鏈而已知)、以及用于經(jīng)由這些天線來接收信號的接收(RX)路徑304(也作為接收鏈而已知)。當TX路徑302和RX路徑304共享天線303時，這些路徑可以經(jīng)由接口 306
與天線連接，接口 306可以包括各種適合的RF設備中的任何RF設備，諸如雙工器、開關、共用
W mm
TlFT，O
[0044]從數(shù)模轉換器(DAC)308接收同相(I)或正交(Q)基帶模擬信號，TX路徑302可以包括基帶濾波器(BBF) 310、混頻器312、驅動器放大器(DA) 314、以及功率放大器316。BBF 310、混頻器312、以及DA 314可以被包括在射頻集成電路(RFIC)中，而PA 316經(jīng)常在RFIC外部。BBF 310對從DAC 308接收的基帶信號進行濾波，并且混頻器312將經(jīng)濾波的基帶信號與發(fā)射本地振蕩器(LO)信號進行混頻，以將感興趣的基帶信號轉換到不同的頻率(例如，從基帶上變頻到RF)。這一頻率轉換過程產(chǎn)生了LO頻率與感興趣信號的頻率的和頻與差頻。和頻與差頻被稱為拍頻。拍頻通常在RF范圍中，從而混頻器312所輸出的信號通常是RF信號，這些RF信號在通過天線303的發(fā)射之前被DA 314并且被PA 316放大。
[0045]RF路徑304包括低噪聲放大器(LNA)322、混頻器324、以及基帶濾波器(BBF)326。LNA 322、混頻器324、以及BBF 326可以被包括在射頻集成電路(RFIC)中，該RFIC可以是或者可以不是包括TX路徑組件的相同RFIC。經(jīng)由天線303接收的RF信號可以被LNA 322放大，并且混頻器324將經(jīng)放大的RF信號與接收本地振蕩器(LO)信號進行混頻，以將感興趣的RF信號轉換到不同的基帶頻率(即，下變頻)。在被模數(shù)轉換器(ADC)328轉換為數(shù)字I或Q信號以用于數(shù)字信號處理之前，混頻器324所輸出的基帶信號可以由BBF 326進行濾波。
[0046]盡管對于LO的輸出合意的是在頻率上保持穩(wěn)定，但是調(diào)諧到不同的頻率表明使用了頻率可變的振蕩器，這牽涉到穩(wěn)定性與可調(diào)諧性之間的折中。當前的系統(tǒng)采用具有壓控振蕩器(VCO)的頻率合成器來生成具有特定調(diào)諧范圍的穩(wěn)定的可調(diào)諧的L0。因此，發(fā)射LO通常由TX頻率合成器318產(chǎn)生，發(fā)射LO在混頻器312中與基帶信號進行混頻之前可以被緩沖或者被放大器320放大。類似地，接收LO通常由RX頻率合成器330產(chǎn)生，接收LO在混頻器324中與RF信號進行混頻之前可以被緩沖或者被放大器332放大。
[0047]示例全差分相位檢測器
[0048]乘法延遲鎖相環(huán)(MDLL)可以用來生成具有參考信號的頻率的整數(shù)倍頻率的輸出信號。圖4是使用延遲(D)觸發(fā)器作為相位檢測器的示例MDLL 400的框圖。復用器402可以從延遲線404接收參考信號(ref)和反饋信號(fb)作為輸入。復用器402可以由來自選擇邏輯塊406的選擇信號(sel)來控制，選擇邏輯塊406支配向延遲線404輸出參考信號或者延遲線反饋。如果參考信號被選擇，則延遲線404可以由參考信號的邊沿來觸發(fā)。如果反饋信號被選擇，則延遲線404可以作為振蕩器起作用。為了利用MDLL使信號頻率倍增，第M個邊沿被參考信號的邊沿所替代，并且第M個邊沿與參考邊沿相比較以調(diào)整延遲線的延遲。
[0049]參考信號和延遲線反饋可以被提供給相位檢測器408，諸如bang-bang相位檢測器，其通常利用如所示出的延遲(D)觸發(fā)器而被實施。在相位檢測器408處，參考信號可以被使用作為對D觸發(fā)器的時鐘輸入，并且延遲線反饋可以被使用作為數(shù)據(jù)輸入。以這種方式，相位檢測器408有效地將參考信號的邊沿與延遲線反饋的邊沿相比較，并且D觸發(fā)器的Q輸出指示延遲線反饋是超前、滯后、還是與參考信號同相。基于該比較，延遲線404的延遲可以被調(diào)整。
[0050]利用D觸發(fā)器來實施相位檢測器408沒有提供全差分設計。因此，相位檢測器可能具有偏移，該偏移在鎖相時可能引入有限相位/延遲誤差。這可能增加MDLL中的參考雜散電平，并且可能(有時顯著地)對DLL中的時鐘抖動有貢獻。
[0051]因此，所需要的是一種全差分相位檢測器，其可以被使用在鎖相環(huán)(PLL)或DLL中以避免其中的時鐘抖動，并且消除確定性輸入偏移以降低參考雜散電平。
[0052]本公開的某些方面提供了一種使用標準數(shù)字單元的全差分相位檢測電路，其可以消除偏移并且降低參考雜散電平。為了實施全差分相位檢測器，可以采用置位復位(S-R)鎖存器技術，其具有平衡的結構。進一步地，由于來自MDLL的反饋邊沿可能具有比參考邊沿更高的頻率，所以相位檢測器可以被設計為選擇正確的反饋邊沿來與參考邊沿相比較。另外，因為S-R鎖存器可能是電平敏感的，所以相位檢測器中所采用的S-R鎖存器可以僅對參考信號和反饋信號這兩者的上升邊沿進行響應。
[0053]圖5是根據(jù)本公開的一方面的利用全差分相位檢測電路實施的示例MDLL500的框圖cMDLL 500可以包括復用器402、延遲線404、選擇邏輯塊406、以及bang-bang相位檢測器(BBPD)502。復用器402、延遲線404、以及選擇邏輯塊406可以如上文所描述地起作用。在BBPD 502的輸入處的邏輯“與”門504可以通過重用選取了用于比較的正確邊沿的選擇信號來選通參考信號和反饋信號。“與”門504的輸出被提供作為對具有第一和第二輸出的S-R鎖存器506(例如，由交叉耦合的“與非”門508組成)的輸入。第一和第二輸出可以由邏輯反相器510進行反相并且提供給觸發(fā)器，該觸發(fā)器可以例如是延遲(D)觸發(fā)器512。例如，來自S-R鎖存器506的第一輸出可以經(jīng)由邏輯反相器510而被提供給D觸發(fā)器512的時鐘輸入，并且來自S-R鎖存器的第二輸出可以被提供給D觸發(fā)器的復位輸入。D觸發(fā)器512的數(shù)據(jù)輸入可以被保持為邏輯高電平。基于這些輸入，D觸發(fā)器的邏輯輸出可以指示被延遲的信號是超前于還是滯后于參考信號。
[0054]在BBH)502的操作期間，如果反饋信號早于參考信號，則“快速_邊沿”上可能存在上升邊沿，其可以將D觸發(fā)器512的輸出改變到邏輯高電平(指示“早”)。相對照地，如果反饋信號晚于參考信號，則“慢速_邊沿”上可能存在上升邊沿，其可以將D觸發(fā)器512復位到邏輯低電平(指示“晚”)。因為D觸發(fā)器512僅對“快速_邊沿”或“慢速_邊沿”的上升邊沿進行反應，所以如果選擇信號從高變到低，則BBPD 502的輸出可以不受影響，從而被延遲的信號是超前于還是滯后于參考信號的確定被保持。換句話說，BBPD 502可以自定時而作出恰當決定。
[0055]因為BBH)502是利用標準數(shù)字單元(例如，“與”門504、S-R鎖存器506的“與非”門508、以及邏輯反相器510)構建的，所以該相位檢測器易于通過端口連接(port)到不同的過程節(jié)點中。
[0056]對于某些方面，BBPD502中的“與”門504可以被替換為三態(tài)緩沖器，這利用了在緩沖器的輸出處的下拉電阻器。
[0057]上文所描述的各種操作或方法可以通過能夠執(zhí)行對應功能的任何適合的部件(means)來執(zhí)行。該部件可以包括各種硬件和/或軟件組件和/或模塊，包括但不限于，電路、專用集成電路(ASIC)、或處理器。一般而言，在有操作被圖示在附圖中的場合，這些操作可以具有帶有類似編號的相應的對應的“部件-加-功能”組件。
[0058]例如，用于發(fā)射的部件可以包括發(fā)射器(例如，圖2中所描繪的用戶終端120的收發(fā)器前端254、或圖2中所示出的接入點110的收發(fā)器前端222)、和/或天線(例如，圖2中所描畫的用戶終端120m的天線252ma至252mu、或圖2中所圖示的接入點110的天線224a至224ap)。用于接收的部件可以包括接收器(例如，圖2中所描繪的用戶終端120的收發(fā)器前端254、或圖2中所示出的接入點110的收發(fā)器前端222)、和/或天線(例如，圖2中所描畫的用戶終端120m的天線252ma至252mu、或圖2中所圖示的接入點110的天線224a至224ap)。用于處理的部件或用于確定的部件可以包括處理系統(tǒng)，該處理系統(tǒng)可以包括一個或多個處理器，諸如圖2中所圖示的用戶終端120的RX數(shù)據(jù)處理器270、TX數(shù)據(jù)處理器288、和/或控制器280。
[0059]如本文所使用的，術語“確定”涵蓋各種各樣的動作。例如，“確定”可以包括運算、計算、處理、導出、調(diào)查、查找(例如，在表格、數(shù)據(jù)庫或另一數(shù)據(jù)結構中查找)、查明等。此外，“確定”可以包括接收(例如，接收信息)、訪問(例如，訪問存儲器中的數(shù)據(jù))等。此外，“確定”可以包括解析、選擇、選取、建立等。
[0060]如本文所使用的，提及項目列表中的“至少一個”的短語是指那些項目的任何組合，包括單個成員。作為一種示例，“8、13或0中的至少一個”意圖為覆蓋:3、13、0、3-13、3-0、13-0和a-b-Co
[0061]可以利用被設計為執(zhí)行本文所描述的功能的通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其他可編程邏輯設備(PLD)、分立的門或晶體管邏輯、分立的硬件組件、或者它們的任何組合，來實施或執(zhí)行關于本公開所描述的各種說明性邏輯塊、模塊和電路。通用處理器可以是微處理器，但是在替換方式中，處理器可以是任何商用的處理器、控制器、微控制器、或狀態(tài)機。處理器還可以被實施為計算設備的組合，例如DSP和微處理器、多個微處理器、結合DSP核心的一個或多個微處理器、或者任何其他這樣的配置的組合。
[0062]本文所公開的方法包括用于實現(xiàn)所描述的方法的一個或多個步驟或動作。不偏離權利要求的范圍，方法步驟和/或動作可以彼此被互換。換句話說，除非規(guī)定了步驟或動作的具體順序，否則在不偏離權利要求的范圍的情況下，具體步驟和/或動作的順序和/或使用可以被修改。
[0063]所描述的功能可以被實施在硬件、軟件、固件、或它們的任何組合中。如果被實施在硬件中，則示例硬件配置可以包括無線節(jié)點中的處理系統(tǒng)。處理系統(tǒng)可以被實施有總線架構。取決于處理系統(tǒng)的具體應用和總體設計約束，總線可以包括任何數(shù)目的互連總線和橋接器?？偩€可以將各種電路鏈接在一起，包括處理器、機器可讀介質(zhì)、以及總線接口?？偩€接口可以用來經(jīng)由總線將網(wǎng)絡適配器以及其他事物連接到處理系統(tǒng)。網(wǎng)絡適配器可以用來實施PHY層的信號處理功能。在用戶終端120的情況下(參見圖1)，用戶接口(例如，小鍵盤、顯示器、鼠標、操縱桿等)也可以連接到總線?？偩€還可以鏈接各種其他電路，諸如定時源、外圍設備、電壓調(diào)節(jié)器、功率管理電路等，它們在本領域中是公知的，并且因此將不再進一步描述。
[0064]處理系統(tǒng)可以被配置作為具有一個或多個微處理器和外部存儲器的通用處理系統(tǒng)，該一個或多個微處理器提供處理器功能，該外部存儲器提供機器可讀介質(zhì)的至少一部分，它們?nèi)客ㄟ^外部總線架構與其他支持電路鏈接在一起。替換地，可以利用具有處理器的ASIC(專用集成電路)、總線接口、在接入終端的情況下的用戶接口、支持電路、以及集成到單個芯片中的機器可讀介質(zhì)的至少一部分，或者利用一個或多個FPGA(現(xiàn)場可編程門陣列)、PLD(可編程邏輯設備)、控制器、狀態(tài)機、選通邏輯、分立硬件組件、或任何其他適合的電路、或能夠執(zhí)行貫穿這一公開所描述的各種功能的電路的任何組合，來實施處理系統(tǒng)。本領域的技術人員將認識到，如何取決于特定應用以及對總系統(tǒng)施加的總設計約束而針對處理系統(tǒng)最佳地實施所描述的功能。
[0065]將理解，權利要求不限制于上文所說明的精確配置和組件。不偏離權利要求的范圍，可以在上文所描述的方法和裝置的布置、操作和細節(jié)中進行各種修改、改變和變化。
【主權項】
1.一種相位檢測電路，包括: 用于參考信號的第一輸入； 用于將要與所述參考信號進行比較的輸入信號的第二輸入； 置位復位(S-R)鎖存器，具有置位輸入、復位輸入、第一輸出和第二輸出；以及延遲(D)觸發(fā)器，具有邏輯輸入、時鐘輸入、復位輸入和邏輯輸出，其中所述第一輸入與所述S-R鎖存器的所述復位輸入連接，其中所述第二輸入與所述S-R鎖存器的所述置位輸入連接，其中所述S-R鎖存器的所述第一輸出與所述D觸發(fā)器的所述時鐘輸入連接，并且其中所述S-R鎖存器的所述第二輸出與所述D觸發(fā)器的所述復位輸入連接，以使得所述D觸發(fā)器的所述邏輯輸出指示所述輸入信號是超前于還是滯后于所述參考信號。2.根據(jù)權利要求1所述的電路，其中所述D觸發(fā)器的所述邏輯輸入被保持為邏輯高電平。3.根據(jù)權利要求1所述的電路，進一步包括連接在所述S-R鎖存器的所述第一輸出與所述D觸發(fā)器的所述時鐘輸入之間的第一反相器。4.根據(jù)權利要求3所述的電路，進一步包括連接在所述S-R鎖存器的所述第二輸出與所述D觸發(fā)器的所述復位輸入之間的第二反相器。5.根據(jù)權利要求1所述的電路，進一步包括連接在所述S-R鎖存器的所述第一輸入與所述復位輸入之間的第一邏輯“與”門。6.根據(jù)權利要求5所述的電路，進一步包括連接在所述S-R鎖存器的所述第二輸入與所述置位輸入之間的第二邏輯“與”門。7.根據(jù)權利要求6所述的電路，進一步包括使能輸入，所述使能輸入與所述第一邏輯“與”門處的所述第一輸入進行邏輯“與”，并且與所述第二邏輯“與”門處的所述第二輸入進行邏輯“與”。8.根據(jù)權利要求1所述的電路，其中所述S-R鎖存器所述與第一輸入和所述第二輸入連接，以使得所述相位檢測電路是全差分的。9.根據(jù)權利要求1所述的電路，其中所述S-R鎖存器被配置為對所述參考信號和所述輸入信號的上升邊沿進行響應。10.根據(jù)權利要求1所述的電路，其中所述S-R鎖存器包括兩個交叉耦合的邏輯“與非”門。11.一種延遲鎖相環(huán)(DLL)，包括: 用于參考信號的輸入； 用于關于所述參考信號被延遲的信號的輸出； 延遲鏈，包括用于生成被延遲的信號的一個或多個延遲門，其中所述延遲門中的至少一個延遲門與所述DLL的所述輸出連接； 選擇邏輯，與所述DLL的所述輸出連接并且被配置為基于被延遲的信號來輸出選擇信號； 復用器，由所述選擇信號控制為在所述參考信號與被延遲的信號之間進行選擇，以便輸出給所述延遲鏈中的所述延遲門中的第一延遲門；以及 相位檢測電路，用于把被延遲的信號與所述參考信號進行比較，所述相位檢測電路包括: 置位復位(S-R)鎖存器，具有置位輸入、復位輸入、第一輸出和第二輸出；以及延遲(D)觸發(fā)器，具有邏輯輸入、時鐘輸入、復位輸入和邏輯輸出，其中所述DLL的所述輸入與所述S-R鎖存器的所述復位輸入連接，其中所述DLL的所述輸出與所述S-R鎖存器的所述置位輸入連接，其中所述S-R鎖存器的所述第一輸出與所述D觸發(fā)器的所述時鐘輸入連接，并且其中所述S-R鎖存器的所述第二輸出與所述D觸發(fā)器的所述復位輸入連接，以使得所述D觸發(fā)器的所述邏輯輸出指示被延遲的信號是超前于還是滯后于所述參考信號。12.根據(jù)權利要求11所述的DLL，其中所述DLL是乘法DLL(MDLL)，所述乘法DLL被配置為使得在所述DLL的所述輸出處的被延遲的信號具有等于所述參考信號的頻率乘以乘法因子的頻率。13.根據(jù)權利要求12所述的DLL，其中所述選擇邏輯包括計數(shù)器，所述計數(shù)器隨著被延遲的信號的每個下降邊沿而將值遞增一，其中所述選擇邏輯在所述計數(shù)器的所述值等于所述乘法因子之后輸出具有邏輯高電平的所述選擇信號，并且其中隨著被延遲的信號的下一上升邊沿，所述計數(shù)器的所述值被復位到O并且所述選擇邏輯輸出具有邏輯低電平的所述選擇信號。14.根據(jù)權利要求11所述的DLL，其中所述D觸發(fā)器的所述邏輯輸入被保持為邏輯高電平。15.根據(jù)權利要求11所述的DLL，進一步包括: 第一反相器，連接在所述S-R鎖存器的所述第一輸出與所述D觸發(fā)器的所述時鐘輸入之間；以及 第二反相器，連接在所述S-R鎖存器的所述第二輸出與所述D觸發(fā)器的所述復位輸入之間。16.根據(jù)權利要求11所述的DLL，進一步包括: 第一邏輯“與”門，連接在所述DLL的所述輸入與所述S-R鎖存器的所述復位輸入之間；以及 第二邏輯“與”門，連接在所述DLL的所述輸出與所述S-R鎖存器的所述置位輸入之間。17.根據(jù)權利要求16所述的DLL，其中所述選擇信號與所述第一邏輯“與”門處的所述DLL的所述輸入進行邏輯“與”，并且與所述第二邏輯“與”門處的所述DLL的所述輸出進行邏輯“與”。18.根據(jù)權利要求11所述的DLL，其中所述S-R鎖存器與所述DLL的所述輸入和所述DLL的所述輸出連接，以使得所述相位檢測電路是全差分的。19.根據(jù)權利要求11所述的DLL，其中所述S-R鎖存器被配置為對所述參考信號和被延遲的信號的上升邊沿進行響應。20.一種用于無線通信的裝置，包括: 至少一個天線；以及 用于經(jīng)由所述至少一個天線來接收信號的接收器、或者用于經(jīng)由所述至少一個天線來發(fā)射信號的發(fā)射器中的至少一個，其中所述接收器或所述發(fā)射器中的所述至少一個包括延遲鎖相環(huán)(DLL)，所述延遲鎖相環(huán)(DLL)包括: 用于參考信號的輸入； 用于關于所述參考信號被延遲的信號的輸出； 延遲鏈，包括用于生成被延遲的信號的一個或多個延遲門，其中所述延遲門中的至少一個延遲門與所述DLL的所述輸出連接； 選擇邏輯，與所述DLL的所述輸出連接并且被配置為基于被延遲的信號來輸出選擇信號； 復用器，由所述選擇信號控制為在所述參考信號與被延遲的信號之間進行選擇，以便輸出給所述延遲鏈中的所述延遲門中的第一延遲門；以及 相位檢測電路，用于把被延遲的信號與所述參考信號進行比較，所述相位檢測電路包括: 置位復位(S-R)鎖存器，具有置位輸入、復位輸入、第一輸出和第二輸出；以及延遲(D)觸發(fā)器，具有邏輯輸入、時鐘輸入、復位輸入和邏輯輸出，其中所述DLL的所述輸入與所述S-R鎖存器的所述復位輸入連接，其中所述DLL的所述輸出與所述S-R鎖存器的所述置位輸入連接，其中所述S-R鎖存器的所述第一輸出與所述D觸發(fā)器的所述時鐘輸入連接，并且其中所述S-R鎖存器的所述第二輸出與所述D觸發(fā)器的所述復位輸入連接，以使得所述D觸發(fā)器的所述邏輯輸出指示被延遲的信號是超前于還是滯后于所述參考信號。
【文檔編號】H03K5/22GK105934884SQ201580005792
【公開日】2016年9月7日
【申請日】2015年1月5日
【發(fā)明人】J-y·陳
【申請人】高通股份有限公司