相位檢測(cè)器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及相位檢測(cè)器，更具體地，設(shè)及包含鎖存器的相位檢測(cè)器。
【背景技術(shù)】
[0002] 相位檢測(cè)器可W用于檢測(cè)兩個(gè)信號(hào)之間的相位差。相位檢測(cè)器經(jīng)常用于鎖相環(huán) (phase-locked loop, F*LL)系統(tǒng)或者遲延鎖定環(huán)（delay-locked loop, DLL)系統(tǒng)。在許多 應(yīng)用中，例如在高速電子設(shè)備和通信系統(tǒng)中，檢測(cè)相位差是非常重要的。隨著現(xiàn)代電子設(shè)備 中增長(zhǎng)的操作頻率和更高的精度要求，需要快速且精確的相位檢測(cè)器。

【發(fā)明內(nèi)容】

[0003] 有鑒于此，本發(fā)明提供一種相位檢測(cè)器W有效地解決上述問題。
[0004] 依據(jù)本發(fā)明的一方面，提供了一種相位檢測(cè)器。該相位檢測(cè)器包括第一鎖存器和 控制電路。第一鎖存器用于響應(yīng)于第一輸入信號(hào)和第二輸入信號(hào)之間的相位差生成第一輸 出信號(hào)和第二輸出信號(hào)，其中所述第一輸出信號(hào)和所述第二輸出信號(hào)中每一個(gè)均包括所述 相位差的第一相位信息和第二相位信息?？刂齐娐酚糜陧憫?yīng)于所述相位差的所述第一相位 信息生成相位指示信號(hào)，其中所述相位指示信號(hào)指示所述第一輸入信號(hào)和所述第二輸入信 號(hào)之間的相對(duì)位置。 陽(yáng)〇化]本發(fā)明提供的相位檢測(cè)器只需要一個(gè)時(shí)鐘周期來提供相位領(lǐng)先/落后結(jié)果，可W 提供快速準(zhǔn)確的相位指示信號(hào)，并且即使兩個(gè)輸入信號(hào)之間存在占空比偏差時(shí)，本發(fā)明提 供的相位檢測(cè)器也能夠提供正確的結(jié)果。
[0006] 在閱讀各個(gè)附圖中例示的優(yōu)選實(shí)施例的如下詳細(xì)描述之后，本發(fā)明的運(yùn)些和其他 目的對(duì)本領(lǐng)域技術(shù)人員來說無疑將變得顯而易見。
【附圖說明】
[0007] 圖1例示了根據(jù)本發(fā)明的實(shí)施方式的相位檢測(cè)器。 陽(yáng)00引圖2A、圖2B和圖2C例示了鎖存器的；種可能的實(shí)現(xiàn)方式。
[0009] 圖3A和圖3B例示了圖2C所示的鎖存器的信號(hào)波形。
[0010] 圖4例示了根據(jù)本發(fā)明的實(shí)施方式的相位檢測(cè)器。 W11] 圖5例示了根據(jù)本發(fā)明的實(shí)施方式的計(jì)算邏輯。
[0012] 圖6例示了根據(jù)本發(fā)明的實(shí)施方式的口控邏輯。
[0013] 圖7A例示的信號(hào)波形顯示了第一輸入信號(hào)Sl領(lǐng)先第二輸入信號(hào)s2。
[0014] 圖7B例示的信號(hào)波形顯示了第一輸入信號(hào)Si落后于第二輸入信號(hào)s2。
[0015] 圖8例示了根據(jù)本發(fā)明的實(shí)施方式的相位檢測(cè)器。
[0016] 圖9例示了根據(jù)本發(fā)明的實(shí)施方式的相位檢測(cè)器。
[0017] 圖10例示了根據(jù)本發(fā)明的實(shí)施方式的相位檢測(cè)器。
【具體實(shí)施方式】
[0018] 在說明書及后續(xù)的權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的元件。本領(lǐng)域一般 技術(shù)人員應(yīng)可理解，制造商可能會(huì)用不同的名詞來稱呼同一元件。本說明書及后續(xù)的權(quán)利 要求并不W名稱的差異來作為區(qū)別元件的方式，而是W元件在功能上的差異來作為區(qū)別的 基準(zhǔn)。在通篇說明書及后續(xù)的權(quán)利要求當(dāng)中所提及的"包含"是開放式的用語(yǔ)，故應(yīng)解釋成 "包含但不限定于"。此外禪接"一詞在此是包含任何直接及間接的電氣連接手段。因此， 若文中描述第一裝置電性連接于第二裝置，則代表該第一裝置可直接連接于該第二裝置， 或通過其他裝置或連接手段間接地連接至該第二裝置。
[0019] 圖1例示了根據(jù)本發(fā)明的實(shí)施方式的相位檢測(cè)器1。相位檢測(cè)器1包括第一鎖存 器11和控制電路10。響應(yīng)于第一輸入信號(hào)Sl和第二輸入信號(hào)s2之間的相位差Cp*第一鎖 存器11生成第一輸出信號(hào)pi和第二輸出信號(hào)p2。第一輸出信號(hào)pi和第二輸出信號(hào)p2中 每一個(gè)均包括相位差巧的第一相位信息91和第二相位信息私2。響應(yīng)于相位差(P的第一相 位信息巧1，控制電路10生成相位指示信號(hào)PD,其中相位指示信號(hào)PD表明了第一輸入信號(hào) Sl和第二輸入信號(hào)s2之間的相對(duì)位置。
[0020] 在一個(gè)實(shí)施方式中，控制電路10包括控制邏輯12和第二鎖存器13?？刂七壿?2 從第一輸出信號(hào)Pl中濾除掉第二相位信息?2 W及從第二輸出信號(hào)p2中濾除掉第二相位 信息92, W生成第一過濾信號(hào)ql和第二過濾信號(hào)q2。第二鎖存器13響應(yīng)于第一過濾信號(hào) ql和第二過濾信號(hào)q2,生成相位指示信號(hào)PD。下面給出相位檢測(cè)器1中元件的詳細(xì)描述。
[0021] 鎖存器是具有兩個(gè)穩(wěn)定狀態(tài)（例如邏輯高電平和邏輯低電平）的電路，可用于存 儲(chǔ)狀態(tài)信息。鎖存器一般可W指電平敏感型器件和邊沿觸發(fā)型器件。鎖存器通常有兩個(gè)輸 入端和兩個(gè)輸出端，其中在穩(wěn)定狀態(tài)兩個(gè)輸出端的邏輯電平極性相反。本發(fā)明的鎖存器可 W由具有對(duì)稱結(jié)構(gòu)的對(duì)稱鎖存器實(shí)現(xiàn)。對(duì)于具有兩個(gè)輸入端的對(duì)稱鎖存器，源自一個(gè)輸入 端的信號(hào)路徑的特性（如負(fù)載或路徑延遲）與源自另一輸入端的信號(hào)路徑的特性相同。對(duì) 稱鎖存器的示例包括SR鎖存器、JK鎖存器和從基本的SR鎖存器修改得到的其他鎖存器。 本發(fā)明的實(shí)施方式W SR鎖存器作為第一鎖存器11的示例進(jìn)行解釋說明，但并非是限制性 的。其他類型的對(duì)稱鎖存器也可用于相位檢測(cè)器1中。
[0022] 圖2A、圖2B和圖2C例示了鎖存器的=種可能的實(shí)現(xiàn)方式。第一鎖存器11在本實(shí) 施方式中是SR鎖存器，可W由與非（NAND) 口或者或非（NOR) 口實(shí)現(xiàn)，分別如圖2A和圖2B 所例示。圖2C顯示了與圖2A相似的實(shí)現(xiàn)方式，只是具有反向輸出。表1給出了圖2A所示 的SR鎖存器101的真值表，表2給出了圖2C所示的SR鎖存器103的真值表。"保持"是指 輸出值與前一狀態(tài)保持相同。
[0023]
[0024]表1 陽(yáng)0巧]
[0026] 表 2
[0027] 可W根據(jù)設(shè)計(jì)要求和檢測(cè)器1中使用的其他邏輯塊來采用適當(dāng)?shù)膶?shí)現(xiàn)方式。在本 實(shí)施方式中，第一鎖存器11由圖2C所示的鎖存器103實(shí)現(xiàn)，第二鎖存器13由圖2A所示的 鎖存器101實(shí)現(xiàn)。應(yīng)該指出的是，對(duì)稱鎖存器的其他實(shí)現(xiàn)方式也適用。
[002引圖3A和圖3B例示了圖2C所示的鎖存器103的信號(hào)波形。第一鎖存器11接收第 一輸入信號(hào)Sl和第二輸入信號(hào)s2。在一個(gè)實(shí)施方式中，第一輸入信號(hào)Sl和第二輸入信號(hào) 是s2是具有相同頻率和不同相位的兩個(gè)時(shí)鐘信號(hào)。第一鎖存器11可W檢測(cè)第一輸入信號(hào) Sl和第二輸入信號(hào)s2之間的相位差9。圖3A示出了第一輸入信號(hào)Sl領(lǐng)先第二輸入信號(hào) s2。時(shí)間Tl表示初始狀態(tài)。時(shí)間T2表示第一輸入信號(hào)Sl的上升沿和第二輸入信號(hào)s2的 上升沿之間的時(shí)間差。第一鎖存器11在此實(shí)施方式中是SR鎖存器，在時(shí)間T2處于設(shè)置狀 態(tài)，因此第一輸出信號(hào)pi等于1，第二輸出信號(hào)p2等于0。在時(shí)間T3,輸入信號(hào)Sl和s2都 是邏輯高電平。SR鎖存器處于保持狀態(tài)并保持先前的值。因此，第一輸出信號(hào)Pl和第二輸 出信號(hào)p2保持與先前狀態(tài)相同的邏輯值。時(shí)間T4表示第一輸入信號(hào)Sl的下降沿和第二 輸入信號(hào)s2的下降沿之間的時(shí)間差。第一鎖存器11在時(shí)間T4處于復(fù)位狀態(tài)，因此第一輸 出信號(hào)Pl等于0,第二輸出信號(hào)p2等于1。
[0029] 因此，第一輸出信號(hào)Pl在時(shí)間T2開始時(shí)上升并且在時(shí)間T4開始時(shí)下降。第二輸 出信號(hào)p2在時(shí)間T4開始時(shí)上升。由于時(shí)間T2和T4對(duì)應(yīng)于第一輸入信號(hào)Sl和第二輸入 信號(hào)s2之間的相位差簾，因此關(guān)于第一輸入信號(hào)Sl和第二輸入信號(hào)s2之間的相位差巧的 信息可通過第一輸出信號(hào)Pl和第二輸出信號(hào)p2獲得。相位差巧包括第一相位信息如和 第二相位信息q>2。第一相位信息(pi對(duì)應(yīng)于輸入信號(hào)Sl和s2的上升沿之間的相位差（對(duì)應(yīng) 于時(shí)間T2)。第二相位信息帶2對(duì)應(yīng)于輸入信號(hào)Sl和s2的下降沿之間的相位差（對(duì)應(yīng)于 時(shí)間T4)。
[0030] 圖3B示出了第一輸入信號(hào)Sl落后于第二輸入信號(hào)s2。類似的，第一鎖存器11在 時(shí)間T2處于復(fù)位狀態(tài)，在時(shí)間T3處于保持狀態(tài)，在時(shí)間T4處于設(shè)置狀