一種芯片內(nèi)部時(shí)鐘產(chǎn)生和差異性檢測方法及電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種芯片內(nèi)部時(shí)鐘產(chǎn)生和差異性檢測方法及電路。
【背景技術(shù)】
[0002]由于芯片在制造和工作過程中存在差異性，會(huì)造成相同設(shè)計(jì)的芯片在不同生產(chǎn)批次和不同的工作環(huán)境下的性能都不一樣，通常原因被總結(jié)為PVT(制程、電壓、溫度)造成的差異，而目前沒有很好的辦法去探測這種由于生產(chǎn)批次和不同的工作環(huán)境造成的芯片性能差異，所以只能將最悲觀的情況(也就是所有批次中最差批次的性能，且在所有環(huán)境中最差環(huán)境下的性能)設(shè)置為芯片可以運(yùn)行的最高頻率，這樣其實(shí)使得大部分的芯片都無法工作于自己的最佳狀態(tài)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題，在于提供一種芯片內(nèi)部時(shí)鐘產(chǎn)生和差異性檢測方法及電路，可以檢測出芯片在不同批次和不同環(huán)境下的最佳性能，使每一個(gè)芯片都可以充分發(fā)揮自己的最大性能，同時(shí)還可以節(jié)省能耗。
[0004]本發(fā)明的芯片內(nèi)部時(shí)鐘產(chǎn)生和差異性檢測方法是這樣實(shí)現(xiàn)的:一種芯片內(nèi)部時(shí)鐘產(chǎn)生和差異性檢測方法，包括如下步驟:
[0005]根據(jù)開關(guān)控制信號(hào)的控制將LVT、RVT、HVT三個(gè)反相器鏈分別連成環(huán)路，得到三個(gè)振蕩環(huán)并產(chǎn)生振蕩時(shí)鐘；其中，所述LVT、RVT、HVT三個(gè)反相器鏈分別由LVT、RVT、HVT標(biāo)準(zhǔn)庫單元構(gòu)成，且每個(gè)鏈上的反相器個(gè)數(shù)為奇數(shù)個(gè)；
[0006]所述三個(gè)振蕩環(huán)產(chǎn)生的振蕩時(shí)鐘分別在固定時(shí)長內(nèi)對(duì)振蕩時(shí)鐘進(jìn)行計(jì)數(shù)，得到計(jì)數(shù)值;根據(jù)所得的計(jì)數(shù)值和預(yù)設(shè)的DVFS映射表格的內(nèi)容進(jìn)行判斷，得到當(dāng)前芯片最適合的電壓和頻率對(duì)應(yīng)關(guān)系;根據(jù)該對(duì)應(yīng)關(guān)系對(duì)當(dāng)如電壓及當(dāng)如最尚時(shí)鐘頻率進(jìn)彳丁調(diào)整；
[0007]同時(shí)，所述三個(gè)振蕩環(huán)產(chǎn)生的振蕩時(shí)鐘根據(jù)使用的需求作第一級(jí)多路選擇，從而選擇其中一路作為芯片的備選工作時(shí)鐘輸出，需要高頻率時(shí)選通LVT的振蕩時(shí)鐘，需要低頻率時(shí)選通HVT的振蕩時(shí)鐘，需要中間頻率時(shí)則選通RVT的振蕩時(shí)鐘；
[0008]所述備選工作時(shí)鐘輸出后，再和芯片的晶體振蕩電路時(shí)鐘作第二級(jí)多路選擇，其中，當(dāng)三個(gè)振蕩環(huán)工作后，選通備選工作時(shí)鐘，反之，當(dāng)三個(gè)振蕩環(huán)不工作時(shí)，則選通晶體振蕩電路。
[0009]進(jìn)一步的，所述所得的根據(jù)計(jì)數(shù)值和預(yù)設(shè)的DVFS映射表格的內(nèi)容進(jìn)行判斷的過程是:得到LVT、RVT、HVT三個(gè)振蕩環(huán)的計(jì)數(shù)值后，在預(yù)設(shè)的DVFS映射表中的LVT、RVT、HVT對(duì)應(yīng)項(xiàng)中找到最接近的條件項(xiàng)，在LVT、RVT、HVT三個(gè)匹配條件項(xiàng)中，將電壓值中的最高值作為芯片最后調(diào)整的電壓值，將最尚頻率的最低值作為芯片最后調(diào)整的最尚頻率。
[0010]進(jìn)一步的，在選通備選工作時(shí)鐘時(shí)同時(shí)將晶體振蕩電路關(guān)閉。
[0011 ] 進(jìn)一步的，所述DVFS映射表格產(chǎn)生方法如下:所述LVT、RVT、HVT三個(gè)反相器鏈分別由LVT、RVT、HVT標(biāo)準(zhǔn)庫單元構(gòu)成，且每個(gè)鏈上的反相器個(gè)數(shù)為奇數(shù)個(gè);根據(jù)LVT、RVT、HVT三個(gè)標(biāo)準(zhǔn)庫單元中反相器單元的延遲時(shí)間和反相器鏈上的反相器個(gè)數(shù)進(jìn)行評(píng)估，將每個(gè)反相器延遲時(shí)間乘以反相器個(gè)數(shù)所得的乘積就是反相器振蕩環(huán)的振蕩周期時(shí)間，再用在固定時(shí)間段的計(jì)數(shù)時(shí)間除以振蕩環(huán)的振蕩周期，以此得到LVT、RVT、HVT三種基本單元在各種不同條件下的期望計(jì)數(shù)值;然后再基于過去相同工藝下的振蕩環(huán)進(jìn)行大量實(shí)驗(yàn)，可以得到每個(gè)振蕩環(huán)的計(jì)數(shù)值所對(duì)應(yīng)的最高頻率和電壓;這個(gè)對(duì)應(yīng)關(guān)系在不斷的芯片生產(chǎn)和測試過程中可以不斷的疊代優(yōu)化，可以不斷逼近真實(shí)的映射關(guān)系，再通過映射表格形式記錄并存儲(chǔ)下來。
[0012]本發(fā)明的芯片內(nèi)部時(shí)鐘產(chǎn)生和差異性檢測裝置是這樣實(shí)現(xiàn)的:一種芯片內(nèi)部時(shí)鐘產(chǎn)生和差異性檢測裝置，包括起振連接單元、LVT庫反相器鏈、RVT庫反相器鏈、HVT庫反相器鏈、三個(gè)計(jì)數(shù)單元、DVFS判斷單元、DVFS映射表格存儲(chǔ)單元、電源管理電路、時(shí)鐘管理電路、第一級(jí)多路選擇器以及第二級(jí)多路選擇器；
[0013]所述起振連接單元將LVT庫反相器鏈、RVT庫反相器鏈、HVT庫反相器鏈分別連成環(huán)路，得到三個(gè)振蕩環(huán);所述三個(gè)振蕩環(huán)分別通過一所述計(jì)數(shù)單元連接所述D VFS判斷單元，所述DVFS判斷單元分別連接DVFS映射表格存儲(chǔ)單元、電源管理電路和時(shí)鐘管理電路;所述三個(gè)振蕩環(huán)還連接所述第一級(jí)多路選擇器，所述第一級(jí)多路選擇器和芯片的晶體震蕩電路還連接所述第二級(jí)多路選擇器；
[0014]所述三個(gè)振蕩環(huán)發(fā)生振蕩產(chǎn)生時(shí)鐘，并送往對(duì)應(yīng)的計(jì)數(shù)單元；
[0015]所述三個(gè)計(jì)數(shù)單元分別在固定時(shí)長內(nèi)對(duì)振蕩時(shí)鐘進(jìn)行計(jì)數(shù)，并將計(jì)數(shù)值送往DVFS判斷單元；
[0016]所述DVFS判斷單元根據(jù)計(jì)數(shù)值和DVFS映射表格存儲(chǔ)單元中的DVFS映射表格的內(nèi)容進(jìn)行判斷，得到當(dāng)前芯片最適合的電壓和頻率對(duì)應(yīng)關(guān)系，并將判斷結(jié)果送往所述電源管理單元和所述時(shí)鐘管理單元；
[0017]所述電源管理單元根據(jù)DVFS判斷結(jié)果對(duì)當(dāng)前電壓進(jìn)行調(diào)整；
[0018]所述時(shí)鐘管理單元根據(jù)DVFS判斷結(jié)果對(duì)當(dāng)前最高時(shí)鐘頻率進(jìn)行調(diào)整，以保證芯片可以運(yùn)彳丁在自身最尚的頻率；
[0019]同時(shí)，所述三個(gè)振蕩環(huán)電路產(chǎn)生的振蕩時(shí)鐘根據(jù)使用的需求由所述第一級(jí)多路選擇器選擇一個(gè)作為芯片的備選工作時(shí)鐘被輸出，其中，需要高頻率時(shí)選通LVT的振蕩時(shí)鐘，需要低頻率時(shí)選通HVT的振蕩時(shí)鐘，需要中間頻率時(shí)則選通RVT的振蕩時(shí)鐘；
[0020]所述備選工作時(shí)鐘被輸出后，再和芯片的晶體震蕩電路產(chǎn)生的時(shí)鐘由所述第二級(jí)多路選擇器做第二級(jí)多路選擇:其中，當(dāng)三個(gè)振蕩環(huán)工作后，選通備選工作時(shí)鐘，反之，當(dāng)三個(gè)振蕩環(huán)不工作時(shí)，則選通晶體振蕩電路。
[0021 ]進(jìn)一步的，所述所述DVFS判斷單元根據(jù)所得的計(jì)數(shù)值和預(yù)設(shè)的DVFS映射表格的內(nèi)容進(jìn)行判斷的過程是:
[0022]所述DVFS判斷單元得到LVT、RVT、HVT三個(gè)振蕩環(huán)的計(jì)數(shù)值后，在DVFS映射表格存儲(chǔ)單元預(yù)設(shè)的DVFS映射表中的LVT、RVT、HVT對(duì)應(yīng)項(xiàng)中找到最接近的條件項(xiàng)，在LVT、RVT、HVT三個(gè)匹配條件項(xiàng)中，將電壓值中的最高值供所述電源管理單元作為芯片最后調(diào)整的電壓值，將最高頻率的最低值供所述時(shí)鐘管理單元作為芯片最后調(diào)整的最高頻率。
[0023]進(jìn)一步的，在選通備選工作時(shí)鐘時(shí)同時(shí)將晶體振湯電路關(guān)閉，可以使芯片進(jìn)一步節(jié)省能耗。
[0024]進(jìn)一步的，所述起振連接單元還連接一開關(guān)控制單元，當(dāng)該關(guān)控制單元的開關(guān)控制信號(hào)為打開有效時(shí)，將所述三個(gè)振蕩環(huán)連通。
[0025]本發(fā)明具有如下優(yōu)點(diǎn):
[0026](I)監(jiān)控每個(gè)芯片的最佳性能，使每一個(gè)芯片都可以充分發(fā)揮自己的最大性能；
[0027](2)同時(shí)由于是奇數(shù)個(gè)反相器串成鏈，所以起振連接單元處會(huì)產(chǎn)生信號(hào)的周期性翻轉(zhuǎn)的信號(hào)，可以用于低功耗狀態(tài)下的電路工作時(shí)鐘，這時(shí)候可以關(guān)閉芯片的晶體振蕩器電路和PLL電路，可以使芯片進(jìn)一步節(jié)省能耗；
[0028](3)使用LVT、RVT、HVT三種cell搭建三個(gè)振蕩環(huán)，使用三個(gè)振蕩環(huán)的頻率值來查詢得到芯片的最佳性能。
【附圖說明】
[0029]下面參照附圖結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說明。
[0030]圖1為本發(fā)明裝置的整體架構(gòu)示意圖。
【具體實(shí)施方式】
[0031]本發(fā)明的芯片內(nèi)部時(shí)鐘產(chǎn)生和差異性檢測方法包括如下步驟: