一種vco擺幅自動(dòng)校準(zhǔn)的電路和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成電路，特別涉及電感-電容壓控振蕩器(LCVC0)的一種擺幅監(jiān)測(cè)技術(shù)及自動(dòng)擺幅校準(zhǔn)技術(shù)。
【背景技術(shù)】
[0002]在現(xiàn)代通信系統(tǒng)中，電感-電容壓控振蕩器(LCVC0)是一個(gè)極其關(guān)鍵的模塊，其調(diào)諧范圍和相位噪聲決定了一個(gè)接收機(jī)的基本性能。由于相位噪聲性能較好，電感-電容壓控振蕩器(LCVC0)被廣泛用于射頻鎖相環(huán)(PLL)電路中，用以生成頻率受控信號(hào)。在一定的范圍內(nèi)，相位噪聲隨著LCVC0的振蕩信號(hào)擺幅的增大而增大。然而，在LCVC0的設(shè)計(jì)中，無(wú)論是片上集成的電感、電容元件還是片外分立的電感電容元件，其Q值都會(huì)隨工藝、溫度等外部條件的變化而變化，難以保證產(chǎn)品一致性。同時(shí)LCVC0的偏置電流也會(huì)隨工藝和溫度變化而變化，因此難以保證VC0工作時(shí)振蕩信號(hào)擺幅的穩(wěn)定性。在Q值很大的場(chǎng)合，理論上可以降低VC0的工作電流，得到同樣的擺幅，獲得同樣的VC0性能。相反，最嚴(yán)重的情況下如果Q值太小，LCVC0會(huì)不滿足起振條件，停止振蕩。

【發(fā)明內(nèi)容】

[0003]針對(duì)上述問(wèn)題，本發(fā)明公開(kāi)一種VC0擺幅自動(dòng)校準(zhǔn)的電路和方法。本發(fā)明的目的是，實(shí)現(xiàn)LCVC0振蕩擺幅的自動(dòng)控制:當(dāng)某種寄生因素導(dǎo)致擺幅太小時(shí)，自動(dòng)增大擺幅；當(dāng)某種寄生因素導(dǎo)致擺幅太大時(shí)，自動(dòng)減小擺幅。實(shí)際上本發(fā)明間接保證了 LCVC0的相位噪聲性能。為了實(shí)現(xiàn)本發(fā)明的發(fā)明目的，發(fā)明人是通過(guò)如下技術(shù)方案實(shí)現(xiàn)的。
[0004]本發(fā)明公開(kāi)的VC0擺幅自動(dòng)校準(zhǔn)的電路包括擺幅監(jiān)測(cè)電路、比較電路、邏輯電路、VC0及其擺幅控制電路。通過(guò)一種新型的擺幅監(jiān)測(cè)電路對(duì)由鎖相環(huán)(PLL)中壓控振蕩器(VC0)生成的振蕩信號(hào)擺幅進(jìn)行監(jiān)測(cè)、反饋、比較、控制，實(shí)現(xiàn)VC0擺幅自動(dòng)校準(zhǔn)。
[0005]具體的校準(zhǔn)過(guò)程描述如下:通過(guò)Start信號(hào)和時(shí)鐘信號(hào)，啟動(dòng)自動(dòng)擺幅校準(zhǔn)電路，邏輯電路每個(gè)時(shí)鐘周期產(chǎn)生一組控制信號(hào)，控制LCVC0的振蕩信號(hào)擺幅，一旦擺幅監(jiān)測(cè)電路輸出信號(hào)Vamp高于目標(biāo)擺幅Vref，比較電路產(chǎn)生Stop信號(hào)，邏輯電路產(chǎn)生Latch信號(hào)，并產(chǎn)生ΑΜΡ_0Κ信號(hào)，校準(zhǔn)過(guò)程完成。
[0006]本發(fā)明的優(yōu)點(diǎn)及效果在于:
(1)本發(fā)明的新型擺幅監(jiān)測(cè)電路工作頻率高，引入反饋電路保證了監(jiān)測(cè)精度高。
[0007](2)本發(fā)明的邏輯電路簡(jiǎn)單，校準(zhǔn)算法實(shí)用，從根本上保證了 LCVC0能夠滿足起振條件。
[0008](3)本發(fā)明可以實(shí)現(xiàn)擺幅自動(dòng)校準(zhǔn)，校準(zhǔn)之后的VC0可以取得相位噪聲性能和功耗的最優(yōu)折衷。
[0009]附圖簡(jiǎn)述
通過(guò)附圖中的圖形，以示例方式，而非限制方式來(lái)圖解本發(fā)明的實(shí)施例，在這些附圖中相同的參考數(shù)字指代相似的元件。
[0010]圖1是本發(fā)明的鎖相環(huán)(PLL)電路的圖示。
[0011]圖2是本發(fā)明的用于圖1中的PLL的擺幅自動(dòng)校準(zhǔn)電路的圖示。
[0012]圖3是本發(fā)明的用于圖2中PLL的VC0及其擺幅控制電路的圖示。
[0013]圖4是本發(fā)明的用于圖2中擺幅自動(dòng)校準(zhǔn)電路的擺幅監(jiān)測(cè)電路的圖示。
[0014]圖5是本發(fā)明的用于圖2中擺幅自動(dòng)校準(zhǔn)電路的邏輯電路示意圖及校準(zhǔn)過(guò)程示意圖。
[0015]具體實(shí)施方法
圖1示出了使用LCVC0的PLL電路。通常包括相位-頻率檢測(cè)器(PFD) 101，電荷泵(CP) 102，環(huán)路濾波器(LF) 103，LCVC0104(包括擺幅自動(dòng)校準(zhǔn)電路106和自動(dòng)頻率校準(zhǔn)(AFC)電路107)，可編程分頻器電路105，緩沖器電路108。
[0016]PFD 101接收參考時(shí)鐘信號(hào)(Fref)并和Dividerl05輸出的反饋時(shí)鐘(Fdiv)進(jìn)行相位或頻率的比較，生成反映相位或頻率差的誤差信號(hào)。當(dāng)反饋信號(hào)頻率低于參考時(shí)鐘信號(hào)時(shí)，產(chǎn)生Up信號(hào)，控制CP102對(duì)環(huán)路濾波器103充電；當(dāng)反饋時(shí)鐘頻率高于參考時(shí)鐘信號(hào)時(shí)，產(chǎn)生Down信號(hào)，控制CP102對(duì)環(huán)路濾波器103放電。充電或放電可以使LCVC0的輸入信號(hào)(VT)增大或減小，從而適當(dāng)?shù)靥岣呋蚪档蚅CVC0104的振蕩信號(hào)(Fvco)頻率。為了防止負(fù)載牽引效應(yīng)和提高驅(qū)動(dòng)能力，采用緩沖器電路(Buffer) 108輸出最終的PLL輸出信號(hào)(Fpll)。
[0017]自動(dòng)頻率控制電路107 (AFC)監(jiān)測(cè)VT信號(hào)，選擇校準(zhǔn)邊帶，控制LCVC0的輸出頻率；自動(dòng)擺幅校準(zhǔn)電路106監(jiān)測(cè)LCVC0的輸出信號(hào)擺幅，通過(guò)控制電流，控制LCVC0的擺幅。
[0018]圖2示出了本發(fā)明中利用擺幅監(jiān)測(cè)電路進(jìn)行自動(dòng)擺幅校準(zhǔn)的實(shí)施例。包括擺幅監(jiān)測(cè)電路204，比較電路201，邏輯電路202，LCVC0及其擺幅控制電路203。如圖所示，所有的電路接成反饋環(huán)路。通過(guò)對(duì)由鎖相環(huán)(PLL)中壓控振蕩器(VC0)生成的振蕩信號(hào)擺幅進(jìn)行監(jiān)測(cè)、反饋、比較、控制，實(shí)現(xiàn)VC0擺幅自動(dòng)校準(zhǔn)。通過(guò)Start信號(hào)和時(shí)鐘信號(hào)，啟動(dòng)自動(dòng)擺幅校準(zhǔn)電路，邏輯電路每個(gè)時(shí)鐘周期產(chǎn)生一組控制信號(hào)(C3C2C1C0)，控制LCVC0的振蕩信號(hào)擺幅，一旦擺幅監(jiān)測(cè)電路輸出信號(hào)Vamp高于目標(biāo)擺幅Vref，比較電路產(chǎn)生Stop信號(hào)，邏輯電路產(chǎn)生Latch信號(hào)，并產(chǎn)生ΑΜΡ_0Κ信號(hào)，校準(zhǔn)過(guò)程完成。
[0019]圖3示出了本發(fā)明的LCVC0及其擺幅控制電路的實(shí)施例。4bit控制碼(C3C2C1C0)控制4路開(kāi)關(guān)(S3S2S1S0)，對(duì)應(yīng)控制4bit的二進(jìn)制電流源是否接入LCVC0核心電路(LCTank)中，二進(jìn)制電流源的大小決定了 LC Tank的差分振蕩信號(hào)(VC0_P\VC0_N)擺幅，lb電流源不受控制信號(hào)控制。其中，射頻NM0S管麗1、麗2交叉耦合，PM0S管MP1、MP2交叉耦合，它們和電感L、電容C 一起組成了 LCVC0核心電路(LC Tank)。
[0020]圖4示出了本發(fā)明的擺幅監(jiān)測(cè)電路的實(shí)施例。LCVC0生成的差分時(shí)鐘信號(hào)VC0_P、VC0_N，通過(guò)電容CAP1、CAP2和Rl、R2構(gòu)成的高通濾波器耦合到擺幅監(jiān)測(cè)電路的差分輸入端V+\V-。擺幅監(jiān)測(cè)電路的主體電路由偏置電流Ibias