一種低雜散寬帶10～20GHz鎖相環(huán)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于鎖相環(huán)裝置技術(shù)領(lǐng)域，具體涉及一種低雜散寬帶10?20GHz鎖相環(huán)裝置。
【背景技術(shù)】
[0002]微波頻率源是各種電子系統(tǒng)的核心部件，微波鎖相源電路是微波頻率源中的常用電路。現(xiàn)有技術(shù)的鎖相環(huán)電路結(jié)構(gòu)框圖如圖1所示。目前微波鎖相源電路主要是由鎖相環(huán)(PLL)芯片、VC0、環(huán)路濾波器組成。鎖相環(huán)(PLL)芯片是由數(shù)字分頻器和鑒相器構(gòu)成，其內(nèi)部寄存器需要通過串行或并行總線加載，數(shù)字噪聲就通過串行或并行總線寄生到VC0輸出端，產(chǎn)生雜散；鎖相環(huán)(PLL)芯片的工作頻率只有8GHz，對于頻率高于8GHz的微波鎖相源電路，需要在鎖相環(huán)(PLL)芯片的輸入端加分頻電路，而分頻器對輸出頻率的隔離有限，這樣分頻產(chǎn)生的子諧波就會在VC0輸出形成子諧波雜散。要想滿足雜散指標(biāo)，就需要更復(fù)雜的開關(guān)濾波電路，增加了裝置的復(fù)雜程度。

【發(fā)明內(nèi)容】

[0003]針對上述現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的在于提供一種可避免出現(xiàn)上述技術(shù)缺陷的低雜散寬帶10?20GHz鎖相環(huán)裝置。
[0004]為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用的技術(shù)方案如下:
[0005]—種低雜散寬帶10?20GHz鎖相環(huán)裝置，包括依次連接的參考放大器、鎖相環(huán)、壓控振蕩器、耦合器、隔離放大器和分頻器，還包括環(huán)路濾波器、CPLD和TCX0，其中:所述環(huán)路濾波器分別與所述鎖相環(huán)和所述壓控振蕩器相連接；所述分頻器與所述鎖相環(huán)相連接；所述CPLD分別與所述鎖相環(huán)和所述TCX0相連接。
[0006]進(jìn)一步地，所述隔離放大器包括依次連接的第一衰減器、放大器和第二衰減器。
[0007]進(jìn)一步地，所述CPLD 為 EPM570T100I5。
[0008]進(jìn)一步地，所述TCX0連接有磁珠和鉭電容。
[0009]進(jìn)一步地，所述鉭電容的型號為TAJA106K016RNJ。
[0010]本發(fā)明提供的低雜散寬帶10?20GHz鎖相環(huán)裝置，電路設(shè)計(jì)簡單，不需要復(fù)雜濾波器電路，子諧波雜散低，輸出頻譜純度高，數(shù)字寄生干擾低，電路組裝采用SMT工藝，工藝簡單，可以很好地滿足實(shí)際應(yīng)用的需要。
【附圖說明】
[0011]圖1為現(xiàn)有技術(shù)的鎖相環(huán)電路結(jié)構(gòu)框圖；
[0012]圖2為本發(fā)明的鎖相環(huán)裝置的電路結(jié)構(gòu)框圖；
[0013]圖3為本發(fā)明的隔離放大器的電路原理圖；
[0014]圖4為本發(fā)明的控制單元的電路圖。
【具體實(shí)施方式】
[0015]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，下面結(jié)合附圖和具體實(shí)施例對本發(fā)明做進(jìn)一步說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0016]如圖2所示，一種低雜散寬帶10?20GHz鎖相環(huán)裝置，包括依次連接的參考放大器、鎖相環(huán)(PLL)、壓控振蕩器(VC0)、耦合器、隔離放大器和分頻器，還包括環(huán)路濾波器、CPLD(復(fù)雜可編程邏輯器件)和TCX0(溫度補(bǔ)償晶體振蕩器)，其中:所述環(huán)路濾波器分別與所述鎖相環(huán)和所述壓控振蕩器相連接；所述分頻器與所述鎖相環(huán)相連接；所述CPLD分別與所述鎖相環(huán)和所述TCX0相連接。CPLD與TCX0構(gòu)成鎖相環(huán)裝置的控制單元。
[0017]VC0為10?20GHz的工作頻率，為了降低子諧波雜散，選擇15dB的耦合度。這個耦合度可以方便地在微帶電路上實(shí)現(xiàn)，印制板電路工藝容易加工，成本低，并對分頻器的反向泄漏到VC0端的信號提供15dB隔離。微帶耦合線有第一端口、第二端口、第三端口和第四端口四個端口，其中，第一端口接VC0輸出，第三端口為耦合端接隔離放大器，第二端口是直通輸出，第四端口需要接50歐姆負(fù)載。當(dāng)前技術(shù)中，用普通的電阻來作為10?20GHz的50歐姆負(fù)載，電壓駐波比不好，對耦合性能有影響。本發(fā)明采用了 20dB的衰減器來替代50歐姆負(fù)載，保證了耦合器性能。
[0018]如圖3所示，所述隔離放大器包括依次連接的第一衰減器ATT1、放大器A1和第二衰減器ATT2，用于放大耦合器耦合來的VC0信號，并隔離分頻器的反向泄漏信號。隔離放大器巧妙利用了放大器的正向放大、反向衰減特性。第一衰減器ATT1和第二衰減器ATT2是3dB衰減，放大器A1的增益是21dB，反向隔離是40dB。隔離放大器對分頻器的反向泄漏信號有46dB的隔離。分頻器本身對反向泄漏信號隔離有40dB，加上耦合器電路的隔離15dB，整個鎖相環(huán)裝置對分頻器的反向泄漏信號隔離大于100dB，可以不用復(fù)雜的開關(guān)濾波電路來實(shí)現(xiàn)高雜散指標(biāo)。
[0019]如圖4所示，CPLD與TCX0構(gòu)成鎖相環(huán)裝置的控制單元，控制單元根據(jù)外部接口命令，加載鎖相環(huán)(PLL)芯片內(nèi)部寄存器，使鎖相環(huán)(PLL)芯片將VC0鎖定在要求的頻率上?？刂茊卧腃PLD采用可編程器件EPM570T100I5，需要用時(shí)鐘才能工作。數(shù)字時(shí)鐘的抖動產(chǎn)生的數(shù)字噪聲通過鎖相環(huán)(PLL)芯片的接口線對鎖相環(huán)(PLL)芯片產(chǎn)生干擾，最終會寄生到VC0的輸出頻譜的近端上。本發(fā)明優(yōu)選采用20MHz的TCX0(溫度補(bǔ)償晶體振蕩器)作為EPM570T100I5的時(shí)鐘，該TCX0具有低的時(shí)鐘抖動和低雜散。在供電上用磁珠和鉭電容對TCX0(溫度補(bǔ)償晶體振蕩器)和EPM570T100I5電源進(jìn)行隔離，有效地防止了信號串?dāng)_。TCX0上連接有磁珠和鉭電容，鉭電容的型號為TAJA106K016RNJ。
[0020]本發(fā)明提供的低雜散寬帶10?20GHz鎖相環(huán)裝置，電路設(shè)計(jì)簡單，不需要復(fù)雜濾波器電路，子諧波雜散低，輸出頻譜純度高，數(shù)字寄生干擾低，電路組裝采用SMT工藝，工藝簡單，可以很好地滿足實(shí)際應(yīng)用的需要。
[0021]以上所述實(shí)施例僅表達(dá)了本發(fā)明的實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種低雜散寬帶10?20GHZ鎖相環(huán)裝置，其特征在于，包括依次連接的參考放大器、鎖相環(huán)、壓控振蕩器、耦合器、隔離放大器和分頻器，還包括環(huán)路濾波器、CPLD和TCXO，其中:所述環(huán)路濾波器分別與所述鎖相環(huán)和所述壓控振蕩器相連接；所述分頻器與所述鎖相環(huán)相連接；所述CPLD分別與所述鎖相環(huán)和所述TCXO相連接。2.根據(jù)權(quán)利要求1所述的低雜散寬帶鎖相環(huán)裝置，其特征在于，所述隔離放大器包括依次連接的第一衰減器、放大器和第二衰減器。3.根據(jù)權(quán)利要求1所述的低雜散寬帶鎖相環(huán)裝置，其特征在于，所述CPLLD為EPM570T100I5。4.根據(jù)權(quán)利要求1所述的低雜散寬帶鎖相環(huán)裝置，其特征在于，所述TCXO連接有磁珠和鉭電容。5.根據(jù)權(quán)利要求1-4所述的低雜散寬帶10?20GHz鎖相環(huán)，其特征在于，所述鉭電容的型號為 TAJA106K016RNJ。
【專利摘要】本發(fā)明涉及一種低雜散寬帶10～20GHz鎖相環(huán)裝置，其特征在于，包括依次連接的參考放大器、鎖相環(huán)、壓控振蕩器、耦合器、隔離放大器和分頻器，還包括環(huán)路濾波器、CPLD和TCXO，其中：所述環(huán)路濾波器分別與所述鎖相環(huán)和所述壓控振蕩器相連接；所述分頻器與所述鎖相環(huán)相連接；所述CPLD分別與所述鎖相環(huán)和所述TCXO相連接。本發(fā)明提供的低雜散寬帶10～20GHz鎖相環(huán)裝置，電路設(shè)計(jì)簡單，不需要復(fù)雜濾波器電路，子諧波雜散低，輸出頻譜純度高，數(shù)字寄生干擾低，電路組裝采用SMT工藝，工藝簡單，可以很好地滿足實(shí)際應(yīng)用的需要。
【IPC分類】H03L7/099
【公開號】CN105406862
【申請?zhí)枴緾N201510890226
【發(fā)明人】方涌, 尹紅波, 王洪林
【申請人】揚(yáng)州海科電子科技有限公司
【公開日】2016年3月16日
【申請日】2015年12月7日