基于延遲鏈結(jié)構(gòu)的時(shí)域放大器的制造方法
【專利摘要】本發(fā)明公開了一種基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，該時(shí)域放大器包括時(shí)間采樣保持單元、時(shí)間放大單元、觸發(fā)器和異或門，其中：時(shí)間采樣保持單元，由使能高電平信號觸發(fā)，用于實(shí)現(xiàn)對輸入脈沖信號Tin的采樣和保持；時(shí)間放大單元，用于對采樣的和保持的輸入脈沖信號Tin進(jìn)行線性放大；觸發(fā)器，由輸入脈沖信號Tin的下降沿觸發(fā)；異或門，用于對時(shí)間放大單元輸出與觸發(fā)器的輸出進(jìn)行異或邏輯運(yùn)算，將高電平轉(zhuǎn)為低電平，實(shí)現(xiàn)輸入脈沖信號Tin的M倍放大。本發(fā)明所提供的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器可以實(shí)現(xiàn)線性、精確和可以動(dòng)態(tài)設(shè)定的時(shí)間放大增益值。其應(yīng)用在TDC中，可使得TDC的轉(zhuǎn)換速率獲得提高。
【專利說明】
基于延遲鏈結(jié)構(gòu)的時(shí)域放大器
技術(shù)領(lǐng)域
[0001 ]本發(fā)明有關(guān)一種基于延遲鏈結(jié)構(gòu)的時(shí)域放大器(time amplifier),特別是一種適 用于時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)的時(shí)域放大器。
【背景技術(shù)】
[0002] 模擬、混合信號電路的數(shù)字化實(shí)現(xiàn)趨勢（例如全數(shù)字鎖相環(huán)AD化Ls和時(shí)域模數(shù)轉(zhuǎn) 換器ADCs)使得時(shí)域至數(shù)字域轉(zhuǎn)換器(TDC)變得越來越重要。如圖1所示，圖1為傳統(tǒng)化L與全 數(shù)字化L、ADC與時(shí)域ADC的結(jié)構(gòu)框圖對比。在AD化L中，TDC和數(shù)字環(huán)路濾波器(DLF)取代了傳 統(tǒng)的模擬電路(電荷累和環(huán)路濾波器）。然而，為了最小化數(shù)字鎖相環(huán)的輸出時(shí)鐘抖動(dòng)，需要 提高TDC的精度。另一方面，為了最大化數(shù)字鎖相環(huán)的輸入頻率范圍，需要提高TDC的輸入時(shí) 間范圍。
[0003] 為此，學(xué)者們利用先進(jìn)的CMOS集成電路技術(shù)，發(fā)展了大量的TDC技術(shù)。當(dāng)前的CMOS TDC技術(shù)主要基于口延遲單元，受益于CMOS工藝特征尺寸減小，Π 延遲單元的延遲時(shí)間相應(yīng) 減小，運(yùn)有利于TD別寸間精度的提高。
[0004] 延時(shí)鏈TDC是最早、也是最廣為應(yīng)用的定制TDC結(jié)構(gòu)，其工作原理和結(jié)構(gòu)與傳統(tǒng)電 壓模式快閃型模數(shù)轉(zhuǎn)換器ADC相似。它由口延遲單元級聯(lián)、寄存器和溫度計(jì)編碼器組成。運(yùn) 種結(jié)構(gòu)的優(yōu)點(diǎn)是結(jié)構(gòu)簡單、可W用數(shù)字邏輯口實(shí)現(xiàn)，特別是時(shí)間數(shù)字轉(zhuǎn)換速率是所有定制 TDC結(jié)構(gòu)中最快的，但是它的時(shí)間精度受限于口延遲時(shí)間，同時(shí)它的時(shí)間量程范圍小，為增 加其時(shí)間量程范圍往往導(dǎo)致延遲單元的數(shù)量呈線性增加，從而增加忍片面積和功耗，此外， 也減小了時(shí)間數(shù)字轉(zhuǎn)換速率。
[0005] 為了解決上述問題，采用口延遲單元來實(shí)現(xiàn)低于單個(gè)口延遲的時(shí)間分辨率，學(xué)者 們提出了游標(biāo)型TDC結(jié)構(gòu)，運(yùn)種TDC包含了兩條各有相同個(gè)數(shù)延遲單元的延遲線，通過使兩 條延遲線中口延遲單元的延遲時(shí)間tdl和td2存在細(xì)微的時(shí)間差，即可實(shí)現(xiàn)精度為A = tdl- td2的時(shí)間間隔測量，因此，理論上通過調(diào)整兩條延遲線延遲單元的時(shí)間差，可W測量到無 限小的時(shí)間精度。2000年，D.Pio化等人設(shè)計(jì)了一款游標(biāo)型TDC，其最高分辨率可達(dá)5ps。但 是，游標(biāo)型TDC對時(shí)間精度的提高也不是無限提高的，實(shí)際提高倍數(shù)限制在4-10倍。同時(shí)，延 遲鏈TDC中的限制因素（比如時(shí)間量程范圍，延遲單元的不匹配誤差導(dǎo)致的線性度差)在游 標(biāo)型TDC中更加嚴(yán)重，在相同時(shí)間量程范圍內(nèi)其轉(zhuǎn)換速率也低于延遲鏈TDC。盡管可W采用 校準(zhǔn)技術(shù)補(bǔ)償運(yùn)些誤差，但是校準(zhǔn)技術(shù)復(fù)雜且需要依據(jù)系統(tǒng)結(jié)構(gòu)而定。
[0006] 近年來，為了在提高TD別寸間精度的同時(shí)，提高其轉(zhuǎn)換速率，時(shí)間放大器思想應(yīng)運(yùn) 而生，基于時(shí)間放大器，可W對時(shí)間間隔進(jìn)行"粗量化-放大-細(xì)量化"，僅僅使用粗糖的量化 器便能得到較高的時(shí)間分辨率。為此，有研究者提出了不同類型的時(shí)域放大器。在文獻(xiàn) [Time difference amplifier]和[A 9b，1.25ps resolution coarse-fine time-to- digital converter in 90nm CMOS that amplifies a time residue]中，時(shí)域放大器通 過采用輸入時(shí)變延遲的SR鎖存器來實(shí)現(xiàn)，如圖2所示，SR鎖存器工作于亞穩(wěn)態(tài)區(qū)。但是其缺 點(diǎn)是:①運(yùn)種時(shí)域放大器的增益不可預(yù)測且不精確;②由于其亞穩(wěn)態(tài)特性，所W需要校正； ③輸入線性范圍非常小，增益不可變。文獻(xiàn)[A 1.25ps resolution 8b巧clic TDC in 0.13μπι CMOS]提出了一種不同的亞穩(wěn)態(tài)時(shí)域放大器，如圖3所示。雖然該電路也采用類似于 圖2所示的交叉禪合結(jié)構(gòu)，但是其增益相對易于控制，因?yàn)槠湓鲆嫱ㄟ^設(shè)置兩條放電路徑間 的不同放電量來決定，增益大約為2,由于是交差禪合結(jié)構(gòu)，該電路仍然存在增益不精確性 和輸入線性范圍不足的問題，所W也需要校正。文獻(xiàn)[A128-channel，9ps column-parallel two-stage TDC based on time difference amplification for time-resolved imaging]提出了另外一種時(shí)域放大器，如圖4所示，其有別于前面兩種時(shí)域放大器。通過采 用交叉禪合延遲單元鏈及它們傳輸時(shí)間的不同，來獲得時(shí)間的放大。但是運(yùn)種結(jié)構(gòu)也存在 著非線性增益和需要化L來校正的問題，同時(shí)，增益不可變。為了在寬的輸入范圍內(nèi)獲得線 性、精確和可變的增益，文獻(xiàn)[A 7bit，3.75ps resolution two-step time-t0-digital converter in 65nm CMOS using pulse-train time amplifier]提出了一種脈沖序列時(shí) 域放大器，如圖5所示。運(yùn)種結(jié)構(gòu)的基本思想是將N個(gè)相同脈沖(脈沖寬度為Tin)構(gòu)成的序列 等價(jià)于一個(gè)寬的脈沖，運(yùn)個(gè)寬脈沖的脈沖寬度為NXTin。脈沖序列與寬脈沖具有相同的總 脈沖寬度，因此通過運(yùn)一概念，可實(shí)現(xiàn)Tin脈沖寬度放大為NXTin的脈沖寬度。但是，運(yùn)種時(shí) 域放大器結(jié)構(gòu)為了避免脈沖序列中脈沖間的重疊，其需要足夠長的延遲時(shí)間，因此運(yùn)會(huì)導(dǎo) 致TDC轉(zhuǎn)換速率的降低。
[0007] 鑒于W上背景，需要提出一種能夠滿足在寬的輸入范圍內(nèi)可獲得線性、精確和可 變的增益、且能提高其應(yīng)用的TDC轉(zhuǎn)換速率的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器。

【發(fā)明內(nèi)容】

[0008] (一)要解決的技術(shù)問題
[0009] 本發(fā)明的主要目的在于提供一種增益是線性、精確W及可W動(dòng)態(tài)設(shè)定、改變的基 于延遲鏈結(jié)構(gòu)的時(shí)域放大器。
[0010] (二很術(shù)方案
[0011] 為達(dá)到上述目的，本發(fā)明提供了一種基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，該基于延遲 鏈結(jié)構(gòu)的時(shí)域放大器包括時(shí)間采樣保持單元、時(shí)間放大單元、觸發(fā)器和異或口，其中：時(shí)間 采樣保持單元，由使能高電平信號觸發(fā)，用于實(shí)現(xiàn)對輸入脈沖信號Tin的采樣和保持;時(shí)間 放大單元，用于對采樣的和保持的輸入脈沖信號Tin進(jìn)行線性放大;觸發(fā)器，由輸入脈沖信 號Tin的下降沿觸發(fā);異或口，用于對時(shí)間放大單元輸出與觸發(fā)器的輸出進(jìn)行異或邏輯運(yùn) 算，將高電平轉(zhuǎn)為低電平，實(shí)現(xiàn)輸入脈沖信號Tin的Μ倍放大。
[0012] 上述方案中，所述時(shí)間采樣保持單元具有第一延遲鏈，該第一延遲鏈由多個(gè)延遲 單元串聯(lián)而成，各延遲單元的使能端由使能高電平信號觸發(fā)，將輸入脈沖信號Tin采樣并保 持在時(shí)間采樣保持單元的第一延遲鏈中。
[0013] 上述方案中，所述時(shí)間放大單元具有第二延遲鏈和計(jì)數(shù)器，該第二延遲鏈由多個(gè) 延遲單元串聯(lián)而成，所述時(shí)間放大單元將所述時(shí)間采樣保持單元第一延遲鏈中的輸入脈沖 信號Tin復(fù)制到時(shí)間放大單元的第二延遲鏈中，通過設(shè)定計(jì)數(shù)器的計(jì)數(shù)值M，使輸入脈沖信 號Tin在時(shí)間放大單元的第二延遲鏈中循環(huán)Μ次，從而使得輸出的單個(gè)寬脈沖信號Tout脈沖 寬度是輸入的單個(gè)窄脈沖信號Tin脈沖寬度的Μ倍。
[0014] 上述方案中，所述時(shí)間放大單元的第二延遲鏈中的延遲單元的使能端通過開關(guān)與 電源VDD相連接，使能高電平觸發(fā)，其中，開關(guān)由時(shí)間采樣保持單元中對應(yīng)的延遲單元的輸 出信號Co、Ci、一、Cn的控制，高電平開關(guān)導(dǎo)通，低電平開關(guān)斷開。
[0015] 上述方案中，所述時(shí)間放大單元中每個(gè)延遲單元的輸出分別通過一開關(guān)連接至計(jì) 數(shù)器的時(shí)鐘輸入端，開關(guān)導(dǎo)通的控制信號Cout與采樣保持單元中延遲單元的輸出信號Co、 Ci、一、Cn之間的關(guān)系如下表所示，其中，Cout有l(wèi)og2(n+l)位控制位：
[0016]
[0017]上述方案中，當(dāng)所述時(shí)間采樣保持單元中延遲單元的輸出信號Ci(i =0、！、···、n) 為高電平時(shí)，時(shí)間采樣保持單元與時(shí)間放大單元之間的第一開關(guān)組導(dǎo)通，時(shí)間放大單元中 的延遲單元連接電源而正常工作；而與時(shí)間放大單元中各延遲單元Reset信號相連接的第 二開關(guān)組的工作，則需要根據(jù)。。=0、1、-，、11)而定，相對應(yīng)的真值表如上表所示;結(jié)合真 值表，通過第一開關(guān)組及第二開關(guān)組，時(shí)間采樣保持單元將記錄下來的輸入脈沖信號Tin的 脈沖寬度傳遞給時(shí)間放大單元。
[0018] 上述方案中，當(dāng)Reset信號由低電平變?yōu)楦唠娖綍r(shí)，計(jì)數(shù)器Μ計(jì)數(shù)一次，同時(shí)，時(shí)間 放大單元中的所有延遲單元復(fù)位，當(dāng)計(jì)數(shù)器的計(jì)數(shù)滿時(shí)，產(chǎn)生進(jìn)位輸出Α。
[0019] 上述方案中，輸入脈沖信號Tin的下降沿觸發(fā)所述觸發(fā)器輸出Β為高電平，此時(shí)計(jì) 數(shù)器輸出A為低電平，異或口輸出由低電平轉(zhuǎn)為高電平；當(dāng)計(jì)數(shù)器計(jì)數(shù)滿時(shí)，產(chǎn)生進(jìn)位輸出A 為高電平，異或口輸出由高電平變?yōu)榈碗娖健?br>[0020] (立巧益效果
[0021] 本發(fā)明所提供的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器可W實(shí)現(xiàn)線性、精確和可W動(dòng)態(tài)設(shè) 定的時(shí)間放大增益值。其應(yīng)用在TDC中，可使得TDC的轉(zhuǎn)換速率獲得提高。
【附圖說明】
[0022] 圖1為傳統(tǒng)化L與全數(shù)字化L、ADC與時(shí)域ADC的結(jié)構(gòu)框圖對比。
[0023] 圖2為基于SR鎖存器的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器。
[0024] 圖3為一種亞穩(wěn)態(tài)特性的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器。
[0025] 圖4為基于交叉禪合延遲單元鏈的時(shí)域放大器。
[00%]圖5為脈沖序列時(shí)域放大器。
[0027] 圖6為依照本發(fā)明實(shí)施例的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器的示意圖。
[0028] 圖7為依照本發(fā)明另一實(shí)施例的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器的示意圖。
[0029] 圖8為對應(yīng)于圖7,當(dāng)Tin = 4T、n = 7、M = 3時(shí)的工作時(shí)序圖。
【具體實(shí)施方式】
[0030] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，W下結(jié)合具體實(shí)施例，并參照 附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。
[0031] 如圖6和圖7所示，本發(fā)明實(shí)施例提供了一種基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，該時(shí) 域放大器包括時(shí)間采樣保持單元、時(shí)間放大單元、觸發(fā)器和異或口，其中：時(shí)間采樣保持單 元，由使能高電平信號觸發(fā)，用于實(shí)現(xiàn)對輸入脈沖信號Tin的采樣和保持;時(shí)間放大單元，用 于對采樣的和保持的輸入脈沖信號Tin進(jìn)行線性放大;觸發(fā)器，由輸入脈沖信號Tin的下降 沿觸發(fā);異或口，用于對時(shí)間放大單元輸出與觸發(fā)器的輸出進(jìn)行異或邏輯運(yùn)算，將高電平轉(zhuǎn) 為低電平，實(shí)現(xiàn)輸入脈沖信號Tin的Μ倍放大。
[0032] 其中，時(shí)間采樣保持單元具有第一延遲鏈，該第一延遲鏈由多個(gè)延遲單元串聯(lián)而 成，各延遲單元的使能端由使能高電平信號觸發(fā)，將輸入脈沖信號Tin采樣并保持在時(shí)間采 樣保持單元的第一延遲鏈中。
[0033] 時(shí)間放大單元具有第二延遲鏈和計(jì)數(shù)器，該第二延遲鏈由多個(gè)延遲單元串聯(lián)而 成，時(shí)間放大單元將時(shí)間采樣保持單元第一延遲鏈中的輸入脈沖信號Tin復(fù)制到時(shí)間放大 單元的第二延遲鏈中，通過設(shè)定計(jì)數(shù)器的計(jì)數(shù)值M，使輸入脈沖信號Tin在時(shí)間放大單元的 第二延遲鏈中循環(huán)Μ次，從而使得輸出的單個(gè)寬脈沖信號Tout脈沖寬度是輸入的單個(gè)窄脈 沖信號Tin脈沖寬度的Μ倍。
[0034] 時(shí)間放大單元的第二延遲鏈中的延遲單元的使能端通過開關(guān)與電源VDD相連接， 使能高電平觸發(fā)，其中，開關(guān)由時(shí)間采樣保持單元中對應(yīng)的延遲單元的輸出信號Co、Ci、…、 Cn的控制，高電平開關(guān)導(dǎo)通，低電平開關(guān)斷開。
[0035] 時(shí)間放大單元中每個(gè)延遲單元的輸出分別通過一開關(guān)連接至計(jì)數(shù)器的時(shí)鐘輸入 端，開關(guān)導(dǎo)通的控制信號Cout與采樣保持單元中延遲單元的輸出信號C〇、Cl、…、Cn之間的關(guān) 系如下表所示，其中，Cout有l(wèi)og2(n+l)位控制位：
[0036]
[0037] 當(dāng)時(shí)間采樣保持單元中延遲單元的輸出信號Ci(i = 0、l、···、!!)為高電平時(shí)，時(shí)間 采樣保持單元與時(shí)間放大單元之間的第一開關(guān)組導(dǎo)通，時(shí)間放大單元中的延遲單元連接電 源而正常工作;而與時(shí)間放大單元中各延遲單元Reset信號相連接的第二開關(guān)組的工作，貝U 需要根據(jù)。。=0、1、-，、11)而定，相對應(yīng)的真值表如上表所示;結(jié)合真值表，通過第一開關(guān) 組及第二開關(guān)組，時(shí)間采樣保持單元將記錄下來的輸入脈沖信號Tin的脈沖寬度傳遞給時(shí) 間放大單元。
[0038] 當(dāng)Reset信號由低電平變?yōu)楦唠娖綍r(shí)，計(jì)數(shù)器Μ計(jì)數(shù)一次，同時(shí)，時(shí)間放大單元中的 所有延遲單元復(fù)位，當(dāng)計(jì)數(shù)器的計(jì)數(shù)滿時(shí)，產(chǎn)生進(jìn)位輸出Α。
[0039] 輸入脈沖信號Tin的下降沿觸發(fā)觸發(fā)器輸出Β為高電平，此時(shí)計(jì)數(shù)器輸出A為低電 平，異或口輸出由低電平轉(zhuǎn)為高電平；當(dāng)計(jì)數(shù)器計(jì)數(shù)滿時(shí)，產(chǎn)生進(jìn)位輸出A為高電平，異或口 輸出由高電平變?yōu)榈碗娖健?br>[0040] 請?jiān)俅伟凑請D6,圖6所示的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器由四個(gè)基本部分組成： 時(shí)間采樣保持單元60、時(shí)間放大單元61、異或口 62和D觸發(fā)器63。其中，時(shí)間采樣保持單元由 延遲單元601、602、…、606等構(gòu)成延遲鏈結(jié)構(gòu)。時(shí)間放大單元由開關(guān)組6131、6132、…、6137， 開關(guān)組6121、6122、…、6127,延遲單元6101、6102、-.,6107?及計(jì)數(shù)器64構(gòu)成。
[0041] 圖6中，時(shí)間采樣保持單元60在輸入Tin的高電平使能下，邏輯1電平在由延遲單元 601、 602、…、606等構(gòu)成延遲鏈中傳遞，直至Tin為低電平，此時(shí)延遲單元601、602、…、606由 工作狀態(tài)轉(zhuǎn)為保持狀態(tài)。通過〇)、(：1、-'、化控制開關(guān)6131、6132、-'、6137的通斷，(：〇叫根據(jù) 0)、(：1、-，、化的狀態(tài)決定開關(guān)6121、6122、-，、6127的通斷，從而實(shí)現(xiàn)將1'111脈沖時(shí)間寬度復(fù) 制到時(shí)間放大單元61中。當(dāng)Tin的下降沿到來時(shí)，觸發(fā)D觸發(fā)器63輸出高電平信號，運(yùn)一高電 平信號通過異或口62產(chǎn)生Tout的高電平輸出，同時(shí)D觸發(fā)器63輸出的高電平信號在時(shí)間放 大單元的延遲鏈中循環(huán)Μ次(M為計(jì)數(shù)器64的計(jì)數(shù)值），循環(huán)Μ次所需時(shí)間為TinXM，當(dāng)循環(huán)滿 Μ次時(shí)，計(jì)數(shù)器64產(chǎn)生進(jìn)位高電平輸出，通過異或口62，Tout由高電平轉(zhuǎn)為低電平，從而實(shí)現(xiàn) Tin的Μ倍放大。
[0042] 具體而言，當(dāng)Tin變?yōu)楦唠娖綍r(shí)，延遲單元601、602、…、606等使能工作，邏輯1在延 遲鏈中傳遞，C0、C1、···、Cn依次由電平轉(zhuǎn)為高電平，直至Tin變?yōu)榈碗娖?，延遲單元601、 602、 …、606等使能停止工作，因此Tin脈沖寬度對應(yīng)的時(shí)間間隔保持在時(shí)間采樣保持單元 60的延遲鏈中；時(shí)間放大單元61中的開關(guān)6131、6132、-'、6137由相應(yīng)的0)、(：1、'''、歷控制， 高電平導(dǎo)通，低電平斷開。開關(guān)6131、6132、一,6137導(dǎo)通時(shí)，延遲單元6101、6102、一,6107連 接電源而正常工作。開關(guān)6121、6122、一,6127分別與Cout控制字組--對應(yīng)，任一時(shí)刻，只 有一組Cout控制字有效，即開關(guān)6121、6122、-1,6127中只有一個(gè)為導(dǎo)通狀態(tài)，其余斷開。 Cout與采樣保持單元中延遲單元的輸出信號(C0、C1、···、化)之間的關(guān)系如下表所示，其中， CoUt有1〇旨2(11+1)位控制位：
[0043]
[0044] 通過開關(guān)組6131、6132、···、6137和開關(guān)組開關(guān)6121、6122、…、6127,可將時(shí)間采樣 保持單元60采樣到的時(shí)間Tin復(fù)制到時(shí)間放大單元61中。
[0045] 當(dāng)Tin的下降沿觸發(fā)D觸發(fā)器63產(chǎn)生高電平輸出時(shí)，其產(chǎn)生的高電平輸出至異或口 62的B輸入端，由于異或口 62的A輸入端連接的計(jì)數(shù)器進(jìn)位輸出為低電平，所WTout由低電 平轉(zhuǎn)為高電平。W此同時(shí)，D觸發(fā)器63輸出的高電平信號將在時(shí)間放大單元60的延遲鏈中依 次傳遞，經(jīng)過時(shí)間Tin后，Reset信號為高，計(jì)數(shù)器計(jì)數(shù)1次，同時(shí)延遲單元6101、6102、…、 6107復(fù)位，Reset信號由高電平轉(zhuǎn)為低電平，W此循環(huán)Μ次，直至計(jì)數(shù)器完成Μ次計(jì)數(shù)之后產(chǎn) 生進(jìn)位高電平輸出，此時(shí)異或口62的A輸入端為高電平，異或口62輸出由高電平轉(zhuǎn)為低電 平，產(chǎn)生的Tout脈沖時(shí)間寬度為Tin脈沖時(shí)間寬度的Μ倍。
[0046] 圖7為本發(fā)明另一實(shí)施例的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器的示意圖，圖7中與圖6 相對應(yīng)的電路或元件，其功能不再寶述。假設(shè)延遲單元個(gè)數(shù)為8 (即η = 7 )，計(jì)數(shù)器計(jì)數(shù)值Μ = 3，Tin = 4T，下表為η = 7時(shí)，Cout與C0、C1、-，、C7之間的真值表。當(dāng)Tin的脈沖寬度為4τ，則對 應(yīng)C0、C1、C2、C3和Cout = 011控制的開關(guān)導(dǎo)通，其余開關(guān)斷開。由圖8的時(shí)序工作圖可知，經(jīng) 放大后的Tout = 12 τ，實(shí)現(xiàn)了時(shí)間的3倍放大。
[0047]
[004引
[0049] W上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說明，所應(yīng)理解的是，W上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，其特征在于，該時(shí)域放大器包括時(shí)間采樣保持 單元、時(shí)間放大單元、觸發(fā)器和異或門，其中： 時(shí)間采樣保持單元，由使能高電平信號觸發(fā)，用于實(shí)現(xiàn)對輸入脈沖信號Tin的采樣和保 持； 時(shí)間放大單元，用于對采樣的和保持的輸入脈沖信號Tin進(jìn)行線性放大； 觸發(fā)器，由輸入脈沖信號Tin的下降沿觸發(fā)； 異或門，用于對時(shí)間放大單元輸出與觸發(fā)器的輸出進(jìn)行異或邏輯運(yùn)算，將高電平轉(zhuǎn)為 低電平，實(shí)現(xiàn)輸入脈沖信號Tin的Μ倍放大。2. 根據(jù)權(quán)利要求1所述的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，其特征在于，所述時(shí)間采樣保 持單元具有第一延遲鏈，該第一延遲鏈由多個(gè)延遲單元串聯(lián)而成，各延遲單元的使能端由 使能高電平信號觸發(fā)，將輸入脈沖信號Tin采樣并保持在時(shí)間采樣保持單元的第一延遲鏈 中。3. 根據(jù)權(quán)利要求1所述的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，其特征在于，所述時(shí)間放大單 元具有第二延遲鏈和計(jì)數(shù)器，該第二延遲鏈由多個(gè)延遲單元串聯(lián)而成，所述時(shí)間放大單元 將所述時(shí)間采樣保持單元第一延遲鏈中的輸入脈沖信號Tin復(fù)制到時(shí)間放大單元的第二延 遲鏈中，通過設(shè)定計(jì)數(shù)器的計(jì)數(shù)值M，使輸入脈沖信號Tin在時(shí)間放大單元的第二延遲鏈中 循環(huán)Μ次，從而使得輸出的單個(gè)寬脈沖信號Tout脈沖寬度是輸入的單個(gè)窄脈沖信號Tin脈沖 寬度的Μ倍。4. 根據(jù)權(quán)利要求3所述的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，其特征在于，所述時(shí)間放大單 元的第二延遲鏈中的延遲單元的使能端通過開關(guān)與電源VDD相連接，使能高電平觸發(fā)，其 中，開關(guān)由時(shí)間采樣保持單元中對應(yīng)的延遲單元的輸出信號〇)、&.....Cn的控制，高電平開 關(guān)導(dǎo)通，低電平開關(guān)斷開。5. 根據(jù)權(quán)利要求4所述的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，其特征在于，所述時(shí)間放大單 元中每個(gè)延遲單元的輸出分別通過一開關(guān)連接至計(jì)數(shù)器的時(shí)鐘輸入端，開關(guān)導(dǎo)通的控制信 號Cout與采樣保持單元中延遲單元的輸出信號0)、&.....(："之間的關(guān)系如下表所示，其中， C〇Ut有1<^2(11+1)位控制位：6. 根據(jù)權(quán)利要求5所述的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，其特征在于，當(dāng)所述時(shí)間采樣 保持單元中延遲單元的輸出信號Ci(i = 0、l、...、n)為高電平時(shí)，時(shí)間采樣保持單元與時(shí)間 放大單元之間的第一開關(guān)組導(dǎo)通，時(shí)間放大單元中的延遲單元連接電源而正常工作；而與 時(shí)間放大單元中各延遲單元Reset信號相連接的第二開關(guān)組的工作，則需要根據(jù)Ci(i = 0、1.....η)而定，相對應(yīng)的真值表如上表所示;結(jié)合真值表，通過第一開關(guān)組及第二開關(guān)組， 時(shí)間采樣保持單元將記錄下來的輸入脈沖信號Tin的脈沖寬度傳遞給時(shí)間放大單元。7. 根據(jù)權(quán)利要求6所述的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，其特征在于，當(dāng)Reset信號由 低電平變?yōu)楦唠娖綍r(shí)，計(jì)數(shù)器Μ計(jì)數(shù)一次，同時(shí)，時(shí)間放大單元中的所有延遲單元復(fù)位，當(dāng)計(jì) 數(shù)器的計(jì)數(shù)滿時(shí)，產(chǎn)生進(jìn)位輸出Α。8. 根據(jù)權(quán)利要求6所述的基于延遲鏈結(jié)構(gòu)的時(shí)域放大器，其特征在于，輸入脈沖信號 Tin的下降沿觸發(fā)所述觸發(fā)器輸出Β為高電平，此時(shí)計(jì)數(shù)器輸出Α為低電平，異或門輸出由低 電平轉(zhuǎn)為高電平；當(dāng)計(jì)數(shù)器計(jì)數(shù)滿時(shí)，產(chǎn)生進(jìn)位輸出A為高電平，異或門輸出由高電平變?yōu)?低電平。
【文檔編號】H03G3/20GK106059521SQ201610493082
【公開日】2016年10月26日
【申請日】2016年6月28日
【發(fā)明人】王小松, 劉昱, 張海英
【申請人】中國科學(xué)院微電子研究所