一種高線性低噪聲跨導(dǎo)放大器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于集成電路領(lǐng)域，尤其涉及一種高線性低噪聲跨導(dǎo)放大器。
【背景技術(shù)】
[0002] 近年來(lái)，人們對(duì)高數(shù)據(jù)率的迫切需求極大地激發(fā)了多模式多頻段射頻接收機(jī)的研 究、開(kāi)發(fā)與應(yīng)用。傳統(tǒng)的多模式多頻段接收機(jī)采用各頻段單獨(dú)優(yōu)化的接收前端電路，從而導(dǎo) 致了較大的芯片面積與功耗（縮短了電池壽命）。同時(shí)，面對(duì)極大的帶外干擾（如GSM標(biāo)準(zhǔn) 規(guī)定的OdBm帶外干擾），普遍采用片外笨重的聲表面波（SAW)濾波器，如圖1(a)所示，這進(jìn) 一步增加了電路板尺寸和總體成本。為了盡可能降低硬件成本，實(shí)現(xiàn)單芯片集成，圖1(b) 所示的無(wú)SAW收發(fā)機(jī)結(jié)構(gòu)被創(chuàng)新性地提出，并很快成為業(yè)界關(guān)注的焦點(diǎn)。為了獲得好的抗 阻塞干擾能力，無(wú)SAW接收機(jī)設(shè)計(jì)擯棄了傳統(tǒng)的電壓模式方法，轉(zhuǎn)而采用了新穎的電流模 式設(shè)計(jì)理念。
[0003] 基于電流模式的無(wú)SAW接收機(jī)射頻前端電路結(jié)構(gòu)如圖2所示，包括寬帶低噪聲跨 導(dǎo)放大器（Low-Noise Transconductance Amplifier, LNTA)、電流型無(wú)源混頻器和跨阻放 大器（Transimpedance Amplifier, TIA)。電流型無(wú)源混頻器將TIA的輸入阻抗搬移到射 頻，由此在LNTA的負(fù)載端口呈現(xiàn)出高品質(zhì)因素的帶通濾波特性，從而避免了帶外干擾信號(hào) 產(chǎn)生大的電壓擺幅，進(jìn)而壓縮電路增益并產(chǎn)生失真。帶外干擾信號(hào)下變頻后被基帶電容和 TIA進(jìn)一步濾除，降低了對(duì)后級(jí)電路的線性度要求。整個(gè)接收前端電路沒(méi)有高阻抗節(jié)點(diǎn)，因 此可以在沒(méi)有SAW濾波器的情況下保持較高的線性度。
[0004] 得益于互補(bǔ)金屬氧化物半導(dǎo)體（CMOS)工藝的不斷發(fā)展，M0S場(chǎng)效應(yīng)晶體管 (M0SFET)的截止頻率得到了極大的提高，這使得基于反饋的寬帶低噪聲放大器設(shè)計(jì)成為可 能。然而反饋電路固有的二階非線性相互作用惡化了傳統(tǒng)的有源反饋型低噪聲放大器的線 性度，不能滿足當(dāng)今無(wú)線系統(tǒng)日益嚴(yán)苛的線性度性能要求。

【發(fā)明內(nèi)容】

[0005] 為解決上述技術(shù)問(wèn)題，本發(fā)明提出一種高線性低噪聲跨導(dǎo)放大器，在于提供一種 能夠獲得低噪聲系數(shù)、高線性度、低功耗、又具有抗阻塞干擾能力的寬帶低噪聲跨導(dǎo)放大 器。
[0006] 本發(fā)明的技術(shù)方案為：一種高線性低噪聲跨導(dǎo)放大器，包括：第一輸入端、第二輸 入端、第一部分電路以及第二部分電路；所述第一輸入端與第一部分電路相連，所述第二輸 入端與第二部分電路相連，且所述第一部分電路與第二部分電路呈鏡像對(duì)稱結(jié)構(gòu)；
[0007] 所述第一部分電路包括：第一互補(bǔ)共源級(jí)、第二互補(bǔ)共源級(jí)、第一反饋級(jí)以及第一 負(fù)載級(jí)；所述第一互補(bǔ)共源級(jí)的輸入端與第一輸入端相連，所述第一互補(bǔ)共源級(jí)的輸出端 與第一反饋級(jí)的輸入端相連，所述第一反饋級(jí)的輸出端與第一輸入端相連，所述第二互補(bǔ) 共源級(jí)的輸入端與第一輸入端相連，所述第二互補(bǔ)共源級(jí)的輸出端與第一互補(bǔ)共源級(jí)的輸 出端相連，所述第二互補(bǔ)共源級(jí)的輸出端與第一負(fù)載級(jí)相連；
[0008] 所述第二部分電路包括：第三互補(bǔ)共源級(jí)、第四互補(bǔ)共源級(jí)、第二反饋級(jí)以及第二 負(fù)載級(jí)；所述第三互補(bǔ)共源級(jí)的輸入端與第二輸入端相連，所述第三互補(bǔ)共源級(jí)的輸出端 與第二反饋級(jí)的輸入端相連，所述第二反饋級(jí)的輸出端與第二輸入端相連，所述第四互補(bǔ) 共源級(jí)的輸入端與第二輸入端相連，所述第四互補(bǔ)共源級(jí)的輸出端與第三互補(bǔ)共源級(jí)的輸 出端相連，所述第四互補(bǔ)共源級(jí)的輸出端與第二負(fù)載級(jí)相連。
[0009] 進(jìn)一步地，所述第一互補(bǔ)共源級(jí)包括：NM0S晶體管Mnl、PM0S晶體管M pl、隔直電容 器Q、隔直電容器C2、偏置電阻器札以及偏置電阻器R 2;隔直電容器C i的第一端與隔直電 容器C2的第一端相連，且隔直電容器C i和隔直電容器C 2的第一端共同作為第一互補(bǔ)共源 級(jí)的輸入端；隔直電容器Ci的第二端與NM0S晶體管Μ nl的柵極相連，隔直電容器C2的第二 端與PM0S晶體管Mpl的柵極相連；偏置電阻器R i的第一端與NM0S晶體管Μ nl的柵極相連， 偏置電阻器&的第二端連接偏置電壓V bnl;偏置電阻器R 2的第一端與PM0S晶體管Μ pl的柵 極相連，偏置電阻器私的第二端連接偏置電壓V bpl;NM0S晶體管Μ nl的源極接地，PM0S晶體 管Mpl的源極連接電源V DD;NM0S晶體管Μ nl的漏極和PM0S晶體管Μ pl的漏極相連，共同作為 第一互補(bǔ)共源級(jí)的輸出端；
[0010] 所述第二互補(bǔ)共源級(jí)包括：NM0S晶體管Mn2、PM0S晶體管Mp2、隔直電容器C 3、隔直 電容器C4、偏置電阻器私以及偏置電阻器R4;隔直電容器C 3的第一端與隔直電容器C 4的第 一端相連，且隔直電容器(：3和隔直電容器C4的第一端共同作為第二互補(bǔ)共源級(jí)的輸入端； 隔直電容器C3的第二端與NM0S晶體管Μ n2的柵極相連，隔直電容器C 4的第二端與PM0S晶 體管Mp2的柵極相連；偏置電阻器R3的第一端與NM0S晶體管Mn2的柵極相連，偏置電阻器R 3的第二端連接偏置電壓Vbn2;偏置電阻器R 4的第一端與PM0S晶體管Mp2的柵極相連，偏置電 阻器&的第二端連接偏置電壓V bp2;NM0S晶體管Μ n2的源極接地，PM0S晶體管Μ p2的源極連 接電源VDD;NM0S晶體管Mn2的漏極和PM0S晶體管Mp2的漏極相連，共同作為第二互補(bǔ)共源 級(jí)的輸出端；
[0011] 所述第一反饋級(jí)包括：NM〇S晶體管Mn3、PM0S晶體管Mp3、反饋電阻器R F1、隔直電容 器C5、隔直電容器C6、偏置電阻器1?5以及偏置電阻器R 6;隔直電容器C 5的第一端與隔直電 容器C6的第一端相連，且隔直電容器C 5和隔直電容器C 6的第一端共同作為第一反饋級(jí)的 輸入端；隔直電容器C5的第二端與PM0S晶體管Μ p3的柵極相連，隔直電容器C 6的第二端與 NM0S晶體管Mn3的柵極相連；偏置電阻器R 6的第一端與NM0S晶體管Μ n3的柵極相連，偏置 電阻器&的第二端連接偏置電壓V bn3;偏置電阻器R 5的第一端與PM0S晶體管Μ p3的柵極相 連，偏置電阻器1?5的第二端連接偏置電壓V bp3;NM〇S晶體管Μ n3的漏極連接電源V DD，PM0S晶 體管Mp3的漏極接地；反饋電阻器R F1第一端與NM0S晶體管Μ n3的源極以及PM0S晶體管Μ p3的源極相連，所述反饋電阻器RF1第二端作為第一反饋級(jí)的輸出端；
[0012] 所述第一負(fù)載級(jí)包括：交流耦合電容器。和負(fù)載電阻器Ru;交流耦合電容器(^ 的第一極板與第一反饋級(jí)的輸入端相連，交流耦合電容器Cu的第二極板與負(fù)載電阻器R u的第一端相連，負(fù)載電阻器Ru的第二端接地。
[0013] 更進(jìn)一步地，所述第一互補(bǔ)共源級(jí)中的NM0S晶體管Mnl和PM0S晶體管M pl的漏極 與第二互補(bǔ)共源級(jí)中的NM0S晶體管Mn2和PM0S晶體管Mp2的漏極相連，且均與第一反饋級(jí) 的輸入端相連。
[0014] 進(jìn)一步地，所述第二部分電路具體為：
[0015] 所述第三互補(bǔ)共源級(jí)包括：NM0S晶體管Mn4、PM0S晶體管Mp4、隔直電容器C 9、隔直電 容器Q。、偏置電阻器馬以及偏置電阻器R 1(];隔直電容器C 9的第一端與隔直電容器C i。的第 一端相連，且隔直電容器C9和隔直電容器C i。的第一端共同作為第三互補(bǔ)共源級(jí)的輸入端； 隔直電容器C9的第二端與NM0S晶體管Mn4的柵極相連，隔直電容器C i。的第二端與PM0S晶 體管Mp4的柵極相連；偏置電阻器R9的第一端與NM0S晶體管Mn4的柵極相連，偏置電阻器R 9的第二端連接偏置電壓Vbnl;偏置電阻器R i。的第一端與PM0S晶體管Μ p4的柵極相連，偏置 電阻器&。的第二端連接偏置電壓V bpl;NM0S晶體管Μ n4的源極接地，PM0S晶體管Μ p4的源極 連接電源VDD;NM0S晶體管Μ n4的漏極和PM0S晶體管Μ p4的漏極相連，共同作為第三互補(bǔ)共 源級(jí)的輸出端；
[0016] 所述第四互補(bǔ)共源級(jí)包括：NM0S晶體管Mn5、PM0S晶體管Mp5、隔直電容器C 7、隔直 電容器Cs、偏置電阻器馬以及偏置電阻器Rs;隔直電容器C 7的第一端與隔直電容器C s的第 一端相連，且隔直電容器(：7和隔直電容器Cs的第一端共同作為第四互補(bǔ)共源級(jí)的輸入端； 隔直電容器C7的第二端與NM0S晶體管Μ n5的柵極相連，隔直電容器C s的第二端與PM0S晶 體管Mp5的柵極相連；偏置電阻器R 7的第一端與NM0S晶體管Μ n5的柵極相連，偏置電阻器R 7的第二端連接偏置電壓Vbn2;偏置電阻器R s的第一端與PM0S晶體管Mp5的柵極相連，偏置電 阻器^的第二端連接偏置電壓V bp2;NM0S晶體管Μ n5的源極接地，PM0S晶體管Μ p5的源極連 接電源VDD;NM0S晶體管Mn5的漏極和PM0S晶體管Mp5的漏極相連，共同作為第四互補(bǔ)共源 級(jí)的輸出端；
[0017] 所述第二反饋級(jí)包括：NM0S晶體管Mn6、PM0S晶體管Mp6、反饋電阻器R F2、隔直電容 器Cn、隔直電容器C12、偏置電阻器Rn以及偏置電阻器R 12;隔直電容器C n的第一端與隔直 電容器C12的第一端相連，且隔直電容器C n和隔直電容器C12的第一端共同作為第二反饋級(jí) 的輸入端；隔直電容器Cn的第二端與PM0S晶體管Μ p6的柵極相連，隔直電容器C 12的第二 端與NM0S晶體管Mn6的柵極相連；偏置電阻器R 12的第一端與NM0S晶體管Μ n6的柵極相連， 偏置電阻器R12的第二端連接偏置電壓V bn3;偏置電阻器R η的第一端與PM0S晶體管Μ p6的 柵極相連，偏置電阻器Rn的第二端連接偏置電壓V bp3;N