一種信號(hào)采集控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種ADC控制電路，尤其是涉及一種信號(hào)采集控制電路。
【背景技術(shù)】
[0002] 光纖振動(dòng)入侵監(jiān)測(cè)系統(tǒng)作為新型的周界入侵監(jiān)測(cè)系統(tǒng)，能夠感知外界振動(dòng)信息， 而且抗電磁干擾、不受惡劣環(huán)境的影響，其主要用于管道、站場(chǎng)、重要建筑物的入侵監(jiān)測(cè)。光 纖振動(dòng)入侵監(jiān)測(cè)系統(tǒng)無論在測(cè)量距離、使用壽命、安全性、可靠性、隱蔽性，還是在探測(cè)精 度、報(bào)警效率上都具有明顯優(yōu)勢(shì)。光纖振動(dòng)入侵監(jiān)測(cè)系統(tǒng)靈活簡(jiǎn)易，成本較低，已成為新一 代的安全監(jiān)測(cè)的首選產(chǎn)品。
[0003] 目前常用的光纖振動(dòng)入侵監(jiān)測(cè)系統(tǒng)往往是基于Φ-OTDR原理或干涉原理，其中基 于干涉原理的光纖振動(dòng)入侵監(jiān)測(cè)系統(tǒng)需要搭建干涉光路，通過解調(diào)算法進(jìn)行入侵定位以及 入侵判斷，是早期的光纖入侵振動(dòng)監(jiān)測(cè)系統(tǒng)研究的熱點(diǎn)，但是由于其定位精度較差，誤報(bào)率 高的缺點(diǎn)，市場(chǎng)反響一般。而基于Φ-OTDR原理的光纖振動(dòng)傳感系統(tǒng)得到越來越多的應(yīng)用， 該系統(tǒng)利用光時(shí)域反射儀OTDR技術(shù)實(shí)現(xiàn)了擾動(dòng)定位功能，定位精度較高，工作時(shí)需控制激 光器發(fā)出脈沖光，發(fā)出的脈沖光在光纖中傳播，由于瑞利散射作用，會(huì)返回帶有干涉特點(diǎn)的 瑞利光信號(hào)，通過檢測(cè)該瑞利信號(hào)，分析干涉的變化，便能夠判斷是否有入侵行為。
[0004] 瑞利光信號(hào)的檢測(cè)需要經(jīng)過光電轉(zhuǎn)換、電信號(hào)放大以及電信號(hào)的采集。光纖振動(dòng) 入侵探測(cè)器所使用的ADC往往需要較高的采集速率，這樣才能保證較高的定位精度。目前 常用的高速ADC的信號(hào)采集范圍較小，大多數(shù)為± IV，采集精度為12bit，這種條件下，ADC 測(cè)量的模擬信號(hào)范圍被限制在± IV。通常，返回得到的瑞利散射信號(hào)為呈指數(shù)衰減的OTDR 信號(hào)，測(cè)量距離越遠(yuǎn)，衰減就越大。因此，±1V的模擬信號(hào)采集范圍就大大減小了光纖振動(dòng) 入侵探測(cè)器的測(cè)量距離，如果能增加 ADC的信號(hào)采集范圍，就能夠相應(yīng)的增加測(cè)量距離。
[0005] 現(xiàn)有的信號(hào)處理方式是將轉(zhuǎn)換得到的模擬信號(hào)直接送給ADC前端的單端轉(zhuǎn)差分 芯片，經(jīng)過差分后的信號(hào)被ADC芯片采集到。這種方式的主要缺點(diǎn)在于光信號(hào)轉(zhuǎn)換為電壓 信號(hào)的電壓值大于0V，這種情況下，ADC采集的信號(hào)幅值在0~IV之間，ADC的采集范圍沒 有被完全利用到，ADC所采集信號(hào)的范圍為0~IV。對(duì)于一個(gè)采樣精度12bit，采集范圍為 ± IV的ADC來說，0~IV的采集范圍對(duì)應(yīng)的采集精度為Ilbit，最小分辨的電壓值為1V/211， 這樣造成了浪費(fèi)。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明就是為了解決現(xiàn)有光纖振動(dòng)入侵監(jiān)測(cè)系統(tǒng)對(duì)瑞利光信號(hào)的處理過程中ADC 的信號(hào)采集范圍小的技術(shù)問題，提供了一種信號(hào)采集范圍大的信號(hào)采集控制電路。
[0007] 本發(fā)明提供的信號(hào)采集控制電路，包括FPGA數(shù)字控制電路、ADC采集電路、單端轉(zhuǎn) 差分電路、數(shù)字電位器和比較器電路，比較器電路的輸出端與FPGA數(shù)字控制電路連接，數(shù) 字電位器的控制端與FPGA數(shù)字控制電路連接，數(shù)字電位器的輸出端與單端轉(zhuǎn)差分電路的 反相端連接，單端轉(zhuǎn)差分電路的輸出端與ADC采集電路的輸入端連接，ADC采集電路的輸出 端與FPGA數(shù)字控制電路連接。
[0008] 優(yōu)選地，ADC采集電路包括LTC2205芯片，單端轉(zhuǎn)差分電路包括LT1994芯片， LT1994芯片的VoutN引腳與LTC2205芯片的AN-引腳連接，LT1994芯片的VoutP引腳與 LTC2205芯片的AN+引腳連接，LT1994芯片的Vocm引腳與LTC2205芯片的Vocm引腳連 接，LT1994芯片的Van引腳與VoutP引腳之間通過第四電阻連接，LT1994芯片的Vap引腳 與VoutN引腳之間通過第二電阻連接，數(shù)字電位器的輸出端通過第三電阻與LT1994芯片的 Van引腳連接，LT1994芯片的Vap引腳連接有第一電阻；第一電阻和第二電阻的阻值相同， 第三電阻和第四電阻的阻值相同。
[0009] 優(yōu)選地，還包括模擬電路和基準(zhǔn)電源，模擬電路的輸出端與第一電阻連接，基準(zhǔn)電 源與數(shù)字電位器輸入端連接；比較器電路的正相端與模擬電路的輸出端連接，比較器電路 的反相端接2V基準(zhǔn)電壓。
[0010] 優(yōu)選地，比較器電路為TLV3501芯片。
[0011] 本發(fā)明的有益效果是，依據(jù)OTDR曲線呈指數(shù)衰減的特征，實(shí)時(shí)調(diào)整單端轉(zhuǎn)差分電 路的輸出電壓范圍，實(shí)現(xiàn)瑞利信號(hào)的分段式測(cè)量，相對(duì)于傳統(tǒng)的處理方式，大大提高了采集 信號(hào)的范圍，提高OTDR信號(hào)的測(cè)量范圍，增加測(cè)試距離。
[0012] 本發(fā)明進(jìn)一步的特征，將在以下【具體實(shí)施方式】的描述中，得以清楚地記載。
【附圖說明】
[0013] 圖1是本發(fā)明的原理框圖；
[0014] 圖2是單端轉(zhuǎn)差分電路、數(shù)字電位器和ADC采集電路的原理圖；
[0015] 圖3是比較器電路的原理圖。
[0016] 附圖符號(hào)說明：
[0017] 1.模擬電路，2.單端轉(zhuǎn)差分電路；3. ADC采集電路；4. FPGA數(shù)字控制電路；5.數(shù)字 電位器；6.基準(zhǔn)電源；7.比較器電路；8.系統(tǒng)光路；9.上位機(jī)；虹、1?2、1?3、1?4分別為第一電 阻、第二電阻、第三電阻、第四電阻。
【具體實(shí)施方式】
[0018] 以下參照附圖，以具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。
[0019] 如圖1所示，系統(tǒng)光路8與FPGA數(shù)字控制電路4連接，模擬電路1與系統(tǒng)光路8 連接，上位機(jī)9與FPGA數(shù)字控制電路4連接，比較器電路7的同相端與模擬電路1的輸出 端連接，比較器電路7的反相端接2V基準(zhǔn)電壓，比較器電路7的輸出端與FPGA數(shù)字控制電 路4連接；基準(zhǔn)電源6與數(shù)字電位器5輸入端連接，數(shù)字電位器5的控制端與FPGA數(shù)字控 制電路4連接，數(shù)字電位器5的輸出端與單端轉(zhuǎn)差分電路2的反相端連接；模擬電路1的輸 出端與單端轉(zhuǎn)差分電路2的正相端連接，單端轉(zhuǎn)差分電路2的輸出端與ADC采集電路3的 輸入端連接，ADC采集電路3的輸出端與FPGA數(shù)字控制電路4連接。
[0020] 模擬電路1將系統(tǒng)光路8發(fā)出的光信號(hào)轉(zhuǎn)換為電信號(hào)并且將電信號(hào)放大，模擬電 路1包括跨阻運(yùn)放電路和比例運(yùn)算放大電路。模擬電路1的帶寬設(shè)置在1MHz，供電電源為 ±5V，通過控制放大倍數(shù)及光功率的大小，最終，調(diào)整輸出模擬信號(hào)范圍為0~4V之間，對(duì) 應(yīng)ADC所要采集的信號(hào)范圍即為0~4V，設(shè)計(jì)目標(biāo)是采用± IV采集范圍的ADC實(shí)現(xiàn)0~ 4V電壓信號(hào)的采集。
[0021] 單端轉(zhuǎn)差分電路2實(shí)現(xiàn)了單端電壓信號(hào)轉(zhuǎn)差分信號(hào)以及差分電壓信號(hào)范圍實(shí)時(shí) 調(diào)整的功能，本發(fā)明將〇~4V的信號(hào)分為0~2V和2~4V兩個(gè)階段采集過程。依據(jù)OTDR 曲線呈指數(shù)型式衰減的特征，曲線幅值有高到低變化，因此ADC芯片首先采集2~4V之間 的信號(hào)，第二階段進(jìn)行〇~2V信號(hào)的采集。
[0022] ADC采集電路3主要實(shí)現(xiàn)了數(shù)據(jù)采集功能，所使用的ADC為12bit精度，采集范圍 為 2VPP。
[0023] FPGA數(shù)字控制電路4用以接收ADC采集電路3輸出的數(shù)據(jù)，并進(jìn)行處理，處理后通 過USB接口上傳上位機(jī)9。FPGA數(shù)字控制電路4需要結(jié)合比較器電路7的輸出電平實(shí)時(shí)調(diào) 整數(shù)字電位器5輸出的Vadj值的大小，進(jìn)而控制單端轉(zhuǎn)差分電路2的輸出范圍。
[0024] 基準(zhǔn)電源6和數(shù)字電位器5結(jié)合起來用以控制數(shù)字電位器5輸出的Vadj值的大 小，基準(zhǔn)電源6需要能夠提供質(zhì)量較高的電壓信號(hào)，且輸出電壓能夠大于3V。
[0025] 比較器電路7用以實(shí)現(xiàn)第一階段到第二階段的控制時(shí)間的判斷。
[0026] 如圖2所示，單端轉(zhuǎn)差分電路2的具體芯片選擇依據(jù)ADC不同而不同，ADC采集電 路3采用凌特的LTC2205芯片，單端轉(zhuǎn)差分電路2采用芯片LT1994。芯片LT1994的VoutN 引腳與芯片LTC2205的AN-引腳連接，芯片LT1994的VoutP引腳與芯片LTC220