一種超前-滯后型數(shù)字鑒相器結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字集成電路領(lǐng)域，特別涉及一種高精度的超前-滯后型數(shù)字鑒相器的實現(xiàn)結(jié)構(gòu)。
【背景技術(shù)】
[0002]近年來，數(shù)字鑒相器日益發(fā)展。由于這類鑒相器線性范圍大，輸出波紋小，電路結(jié)構(gòu)簡單，易于大規(guī)模集成，且大多兼具有鑒頻功能，在頻率合成領(lǐng)域得到了廣泛的應(yīng)用。
[0003]數(shù)字鑒相器，用于比較兩個輸入信號的相位關(guān)系，可以分為過零型鑒相器、觸發(fā)器型數(shù)字鑒相器、奈奎斯特速率采樣型鑒相器和超前-滯后型鑒相器。超前-滯后型數(shù)字鑒相器，根據(jù)輸入的兩路信號clkl和clk2的相位關(guān)系,若clkl的相位超前于clk2的相位，則輸出一個超前脈沖；若clkl的相位滯后于clk2的相位，則輸出一個滯后脈沖。
[0004]隨著通信數(shù)據(jù)速率要求的不斷提高，集成電路系統(tǒng)時鐘的工作頻率也不斷提高，頻率合成等電路對于數(shù)字鑒相器的鑒相精度也提出了更加嚴格的要求。在某些高頻率的場合，為達到生成時鐘抖動性能要求，鑒相器的鑒相精度需要達到皮秒級別。但是由于傳統(tǒng)超前-滯后型數(shù)字鑒相器結(jié)構(gòu)過于簡單，受自身固有延遲的影響，在兩個輸入信號相位差非常小時，將無法給出正確的鑒相結(jié)果，鑒相精度較低。
[0005]在Smicl30nm工藝下，使用Hspice進行仿真，可以看到，傳統(tǒng)超前-滯后型數(shù)字鑒相器的鑒相精度只有幾十至一百皮秒。本發(fā)明通過適當增加一些邏輯單元和觸發(fā)器，增加了觸發(fā)信號的有效時間，可以大幅提高超前-滯后型的鑒相精度。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是提供一種高精度的超前-滯后型數(shù)字鑒相器結(jié)構(gòu)，解決了現(xiàn)有技術(shù)中數(shù)字鑒相器鑒相精度較低的技術(shù)問題。具體的，該鑒相器結(jié)構(gòu)包括:
[0007]第一信號通路、第二信號通路組成和三輸入與非門；
[0008]其中，所述第一信號通路包括:第一 D觸發(fā)器、第一反相器、第一緩沖器、第一與非門、第一數(shù)字脈沖放大器以及第三D觸發(fā)器；所述第一 D觸發(fā)器的輸出分別連接三輸入與非門的第一輸入端、第一反相器和第一與非門的輸入端；第一緩沖器的輸出端連接第二與非門的輸入端；第一數(shù)字脈沖放大器的輸入端和輸出端分別連接第一與非門的輸出端和第三D觸發(fā)器的輸入端；
[0009]其中，所述第二信號通路包括:第二 D觸發(fā)器、第二反相器、第二緩沖器、第二與非門、第二數(shù)字脈沖放大器以及第四D觸發(fā)器；所述第二D觸發(fā)器的輸出分別連接三輸入與非門的第二輸入端、第二反相器和第二與非門的輸入端；第二緩沖器的輸出端連接第一與非門的輸入端；第二數(shù)字脈沖放大器的輸入端和輸出端分別連接第二與非門的輸出端和第三D觸發(fā)器的輸入端；
[0010]其中，三輸入與非門的第三輸入端連接輸入使能信號，輸出端連接第一、第二 D觸發(fā)器的復位端。
[0011]其中，所述第一 D觸發(fā)器的數(shù)據(jù)端接高電平“1”，時鐘端接第一路時鐘信號，當復位端為高電平，第一路時鐘信號出現(xiàn)上升沿時，DFFl的Q端輸出高電平。
[0012]其中，所述第二 D觸發(fā)器的數(shù)據(jù)端接高電平“1”，時鐘端接第二路時鐘信號，當復位端為高電平，第二路時鐘信號出現(xiàn)上升沿時，DFF2的Q端輸出高電平。
[0013]其中，所述第三D觸發(fā)器的數(shù)據(jù)端接高電平“1”，時鐘端接第一路時鐘信號，當復位端為高電平，第一路時鐘信號出現(xiàn)上升沿時，DFF3的Q端輸出高電平；復位端為低電平時，DFF4的Q端輸出低電平。
[0014]其中，所述第四D觸發(fā)器的數(shù)據(jù)端接高電平“1”，時鐘端接第二路時鐘信號，當復位端為高電平，第二路時鐘信號出現(xiàn)上升沿時，DFF4的Q端輸出高電平；復位端為低電平時，DFF4的Q端輸出低電平。
[0015]其中，當且僅當所述三輸入與非門的三個輸入端均連接高電平時，輸出為低電平，使DFFl和DFF2發(fā)生復位，Q端同時輸出低電平。
[0016]其中，所述第一、第二與非門分別用于產(chǎn)生第一路時鐘信號和第二路時鐘信號的相位超前指示信號。
[0017]其中，所述第一、第二數(shù)字脈沖放大器具有相同的內(nèi)部結(jié)構(gòu)，用于延長輸入信號的脈沖時間，包括:
[0018]緩沖器，N個或門，和或非門；緩沖器的輸入連接高電平脈沖信號，第一或門的輸入分別為高電平脈沖信號和緩沖器的輸出信號，第N或門和或非門的輸入信號分別為前一級和再前一級的輸出信號。
[0019]其中，所述第一、第二數(shù)字脈沖放大器中或門的數(shù)量N由實際需要決定，可以為3、4、5、6 等。
[0020]其中，所述第一數(shù)字脈沖放大器輸出低電平脈沖的低電平時間大于所述第一 D觸發(fā)器R端所需復位低電平最短持續(xù)時間；所述第二數(shù)字脈沖放大器輸出低電平脈沖的低電平時間大于所述第二 D觸發(fā)器R端所需復位低電平最短持續(xù)時間。
[0021]其中，所述第三D觸發(fā)器在使能信號為高電平后，當?shù)谝宦窌r鐘信號相位超前于第二路時鐘信號時，輸出信號為低電平，否則為高電平。
[0022]其中，所述第四D觸發(fā)器在使能信號為高電平后，當?shù)诙窌r鐘信號相位超前于第一路時鐘信號時，輸出信號為低電平，否則為高電平。
[0023]其中，當所述第三D觸發(fā)器的輸出信號為低電平，并且，所述第四D觸發(fā)器的輸出信號為高電平時，所述鑒相器結(jié)構(gòu)的鑒相結(jié)果為第一路時鐘信號相位超前于第二路時鐘信號。
[0024]其中，當所述第三D觸發(fā)器的輸出信號為高電平，并且，所述第四D觸發(fā)器的輸出信號為低電平時，所述鑒相器結(jié)構(gòu)的鑒相結(jié)果為第二路時鐘信號相位超前于第一路時鐘信號。
[0025]其中，當所述第三D觸發(fā)器和第四D觸發(fā)器的輸出信號相同時，所述鑒相器結(jié)構(gòu)的鑒相結(jié)果為第一路時鐘信號和第二路時鐘信號的相位關(guān)系不能確定。
[0026]在smicl30nm工藝下，使用Hspice進行仿真，可以看到，傳統(tǒng)超前-滯后型數(shù)字鑒相器的鑒相精度只有幾十至一百皮秒。本發(fā)明通過適當增加一些邏輯單元和觸發(fā)器，增加了觸發(fā)信號的有效時間，可以大幅提高超前-滯后型的鑒相精度。
【附圖說明】
[0027]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0028]圖1為本發(fā)明實施例提供的一種高精度的超前-滯后型數(shù)字鑒相器結(jié)構(gòu)示意圖；
[0029]圖2為圖1中的數(shù)字脈沖脈沖放大器中各信號之間的關(guān)系圖；
[0030]圖3為本發(fā)明實施例提供的一種數(shù)字脈沖放大器結(jié)構(gòu)示意圖；
[0031]圖4為圖3中的數(shù)字脈沖脈沖放大器中各信號之間的關(guān)系圖；
[0032]圖5為圖1中的數(shù)字鑒相器中所選反相器和緩沖器延遲過小時各信號之間的關(guān)系圖；
[0033]圖6為圖1中的數(shù)字鑒相器中所選反相器和緩沖器延遲過小時各信號之間的關(guān)系圖；
[0034]圖7為與圖1中數(shù)字鑒相器結(jié)構(gòu)(A結(jié)構(gòu))作對比的一種B結(jié)構(gòu)；
[0035]圖8為當clkl的相位超前于clk2的相位3皮秒時A結(jié)構(gòu)數(shù)字鑒相器中各信號之間的關(guān)系圖；
[0036]圖9為當clkl的相位滯后于clk2的相位3皮秒時A結(jié)構(gòu)數(shù)字鑒相器中各信號之間的關(guān)系圖；
[0037]圖10當clkl的相位超前于clk2的相位3皮秒時B結(jié)構(gòu)數(shù)字鑒相器中各信號之間的關(guān)系圖；
[0038]圖11為當clkl的相位滯后于clk2的相位3皮秒時B結(jié)構(gòu)數(shù)字鑒相器中各信號之間的關(guān)系圖；
[0039]圖12為當clkl的相位滯后于clk2的相位56皮秒時B結(jié)構(gòu)數(shù)字鑒相器中各信號之間的關(guān)系圖；
[0040]附圖中相同或相似的附圖標記代表相同或相似的部件。
【具體實施方式】
[0041]下面結(jié)合附圖及本發(fā)明的具體實施例對本發(fā)明作進一步詳細描述。需要理解的是，本發(fā)明并不局限于下述特定實施方式，本領(lǐng)域技術(shù)人員可以在所附權(quán)利要求的范圍內(nèi)做出各種變形或修改。
[0042]如圖1所示，本發(fā)明提供了一種高精度的超前-滯后型數(shù)字鑒相器結(jié)構(gòu)，該結(jié)構(gòu)包括:
[0043]第一信號通路、第二信號通路和三輸入與非門NAND3 ；
[0044]其中，所述第一信號通路包括:第一 D觸發(fā)器DFF1、第一反相器INV1、第一緩沖器BUFl、第一與非門NANDl、第一數(shù)字脈沖放大器以及第三D觸發(fā)器DFF3 ;所述第一 D觸發(fā)器DFFl的輸出分別連接三輸入與非門NAND3的第一輸入端、第一反相INVl和第一與非門NANDl的輸入端；第一緩沖器BUFl的輸出端連接第二與非門NAND2的輸入端；第一數(shù)字脈沖放大器的輸入端和輸出端分別連接NANDl的輸出端和第三D觸發(fā)器DFF3的輸入端；
[0045]其中，所述第二信號通路包括:第二 D觸發(fā)器DFF2、第二反相器INV2、第二緩沖器BUF2、第二與非門NAND2、第二數(shù)字脈沖放大器以及第四D觸發(fā)器DFF4 ;所述第二 D觸發(fā)器DFF2的輸出分別連接三輸入與非門NAN