片上集成cmos可編程斬波振蕩器電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路芯片設(shè)計技術(shù)領(lǐng)域,尤其涉及一種片上集成CMOS可編程斬波振蕩器電路。
【背景技術(shù)】
[0002]在很多超大規(guī)模集成電路的設(shè)計中,時鐘信號是必不可少的,產(chǎn)生時鐘信號的電路一般是振蕩器電路,RC振蕩器是片上振蕩器里面應(yīng)用最廣的,它相對于其他類型的振蕩器,成本較低、結(jié)構(gòu)簡單,另外電路的功耗也相對較小,但電路本身的噪聲極大的影響了它的輸出信號的噪聲性能,所輸出的時鐘信號的噪聲較大。
【發(fā)明內(nèi)容】
[0003]本發(fā)明提供一種片上集成CMOS可編程斬波振蕩器電路,能夠輸出穩(wěn)定、低噪聲的時鐘信號。
[0004]為達(dá)上述目的,本發(fā)明采用下述技術(shù)方案:
一種片上集成CMOS可編程斬波振蕩器電路,包括線性穩(wěn)壓器、啟動單元、編程控制單元、延時單元、濾波器、簡單環(huán)振、斬波開關(guān)、電阻R、電容C和反饋環(huán)路;所述線性穩(wěn)壓器為振蕩器回路提供穩(wěn)定的偏置電壓和驅(qū)動電流,所述反饋環(huán)路由比較器、RS觸發(fā)器和具有恒定偏置電流的反相器組成。
[0005]可選地,所述線性穩(wěn)壓器的電流輸出連接第一比較器COMPl和第二比較器C0MP2,為兩者提供所需要的偏置電流;所述第一比較器COMPl和第二比較器C0MP2采用共源差分結(jié)構(gòu)。
[0006]可選地,所述啟動單元的輸出連接所述簡單環(huán)振和所述第一比較器COMPl的反向輸入端,在整個電路上電的時候為電路提供啟動信號。
[0007]可選地,所述線性穩(wěn)壓器的參考電壓輸出Vref連接電阻R的上端,電阻R的下端連接電容C的上極板,電容C的下極板接地;電容C的上極板連接第一斬波開關(guān)SWl的左端,第一斬波開關(guān)SWl的右端連接第一比較器COMPl的正向輸入端以及第二比較器C0MP2的反向輸入端。
[0008]可選地,所述第一比較器COMPl輸出端連接第一 RS觸發(fā)器DFFl的R端,第二比較器C0MP2的輸出連接第一 RS觸發(fā)器DFFl的S端,第一 RS觸發(fā)器DFFl的輸出分別連接第二 RS觸發(fā)器DFF2的R端和S端,第二觸發(fā)器DFF2的Q~端連接延時單元。
[0009]可選地,所述延時單元連接第四斬波開關(guān)SW4的右輸入端,第四斬波開關(guān)SW4的左輸出端連接濾波器的輸入端,濾波器的輸出端連接第一反相器Invl的輸入,第一反相器Invl的輸出連接第二反相器Inv2和第三斬波開關(guān)SW3,第二反相器Inv2連接第三反相器Inv3和第二斬波開關(guān)SW2,第三反相器Inv3的輸出作為整個振蕩器的輸出。
[0010]可選地,所述簡單環(huán)振為由五個基本反相器構(gòu)成的環(huán)形振蕩器,通過啟動電路進(jìn)行啟動。
[0011]可選地,所述編程控制單元由電流鏡和MOS開關(guān)、譯碼器、數(shù)字控制邏輯組成。
[0012]可選地,所述延時單元由固定電流驅(qū)動的由電容作為負(fù)載的反相器構(gòu)成。
[0013]本發(fā)明提供的片上集成CMOS可編程斬波振蕩器電路,包括線性穩(wěn)壓器、啟動單元、編程控制單元、延時單元、濾波器、簡單環(huán)振、斬波開關(guān)、電阻R、電容C和反饋環(huán)路;所述線性穩(wěn)壓器為振蕩器回路提供穩(wěn)定的偏置電壓和驅(qū)動電流,所述反饋環(huán)路由比較器、RS觸發(fā)器和具有恒定偏置電流的反相器組成。與現(xiàn)有技術(shù)相比,本發(fā)明提供的片上集成CMOS可編程斬波振蕩器電路,具有穩(wěn)定性高,受溫度等外界因素的影響較小,輸出信號時鐘頻率變化范圍大等特點,能夠輸出穩(wěn)定、低噪聲的時鐘信號。
【附圖說明】
[0014]為了更清楚地說明本發(fā)明實施例中的技術(shù)方案,下面將對實施例描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發(fā)明的一些實施例,對于本領(lǐng)域普通技術(shù)人員來講,在不付出創(chuàng)造性勞動的前提下,還可以根據(jù)這些附圖獲得其它的附圖。
[0015]圖1是本發(fā)明實施例提供的片上集成CMOS可編程斬波振蕩器電路的電路結(jié)構(gòu)圖;
圖2是圖1中編程控制器的電路原理圖;
圖3是本發(fā)明實施例提供的采用圖1所示的片上集成CMOS可編程斬波振蕩器電路的斬波噪聲消除系統(tǒng)的電路原理圖。
【具體實施方式】
[0016]下面將結(jié)合本發(fā)明實施例中的附圖,對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述,顯然,所描述的實施例僅僅是本發(fā)明一部分實施例,而不是全部的實施例。基于本發(fā)明中的實施例,本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例,都屬于本發(fā)明保護(hù)的范圍。
[0017]本發(fā)明實施例提供一種片上集成CMOS可編程斬波振蕩器電路,如圖1所示,所述片上集成CMOS可編程斬波振蕩器電路包括線性穩(wěn)壓器、啟動單元、編程控制單元、延時單元、濾波器、簡單環(huán)振、斬波開關(guān)、電阻R、電容C和反饋環(huán)路;所述線性穩(wěn)壓器為振蕩器回路提供穩(wěn)定的偏置電壓和驅(qū)動電流,所述反饋環(huán)路由比較器、RS觸發(fā)器和具有恒定偏置電流的反相器組成。
[0018]可選地,所述線性穩(wěn)壓器的電流輸出連接第一比較器COMPl和第二比較器C0MP2,為兩者提供所需要的偏置電流;所述第一比較器C0MP1和第二比較器C0MP2采用共源差分結(jié)構(gòu)。
[0019]可選地,所述啟動單元的輸出連接所述簡單環(huán)振和所述第一比較器C0MP1的反向輸入端,在整個電路上電的時候為電路提供啟動信號,從而使整個電路能夠正常開始工作,保證了電路系統(tǒng)工作的穩(wěn)定性和可持續(xù)性。
[0020]可選地,所述線性穩(wěn)壓器的參考電壓輸出Vref連接電阻R的上端,電阻R的下端連接電容C的上極板,電容C的下極板接地;電容C的上極板連接第一斬波開關(guān)SWl的左端,第一斬波開關(guān)SWl的右端連接第一比較器C0MP1的正向輸入端以及第二比較器C0MP2的反向輸入端。
[0021]可選地,所述第一比較器COMPl輸出端連接第一 RS觸發(fā)器DFFl的R端,第二比較器C0MP2的輸出連接第一 RS觸發(fā)器DFFl的S端,第一 RS觸發(fā)器DFFl的輸出分別連接第二 RS觸發(fā)器DFF2的R端和S端,第二觸發(fā)器DFF2的Q~端連接延時單元。
[0022]可選地,所述延時單元連接第四斬波開關(guān)SW4的右輸入端,第四斬波開關(guān)SW4的左輸出端連接濾波器的輸入端,濾波器的輸出端連接第一反相器Invl的輸入,第一反相器Invl的輸出連接第二反相器Inv2和第三斬波開關(guān)SW3,第二反相器Inv2連接第三反相器Inv3和第二斬波開關(guān)SW2,第三反相器Inv3的輸出作為整個振蕩器的輸出,所輸出信號為占空比為百分之五十的方波信號。
[0023]所述延時單元的工作原理是通過對電容的充放電來產(chǎn)生周期性延時信號,然后反饋回第一比較器COMPl和第二比較器C0MP2,兩個比較器的輸出,分別輸入第一 RS觸發(fā)器DFFl的R端和S端,第一 RS觸發(fā)器DFFl和第二 RS觸發(fā)器DFF2級聯(lián),從而穩(wěn)定了比較器的輸出,第二 RS觸發(fā)器DFF2的輸出連接第一反相器Invl,第一反相器Invl與第二反相器Inv2和第三反相器Inv3級