專利名稱：用于編程振蕩器的系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明揭示可編程振蕩器的領(lǐng)域，更明確地，包括高精確度EPROM可編程鎖相回路振蕩器的系統(tǒng)及方法。
背景技術(shù)：
Cypress半導(dǎo)體公司(在美國加州圣荷西市)所制的CY2037是一種EPROM可編程(電子可編程只讀存儲(chǔ)器)、高精確度及解析度PLL(鎖相回路)數(shù)字控制石英振蕩器(DCXO)。該裝置具有跳動(dòng)(jitter)規(guī)格為在5V及f＞33MHz時(shí)小于±100ps(峰值對峰值)＜±100ps(峰值對峰值)，及在3.3V及f＞33MHz時(shí)小于±125ps(峰值對峰值)。該裝置是晶片形式，即沒有封裝且直接地附著在10-30MHz晶體。振蕩器裝置可封裝在各種通孔內(nèi)或表面安裝封裝內(nèi)。圖1A表示本電路的方塊圖。
傳統(tǒng)地振蕩器晶體以技術(shù)用語稱為“最后涂鍍(final plate)”的操作來校準(zhǔn)，自所期望標(biāo)準(zhǔn)頻率的2,000-3,000ppm內(nèi)的初始精確度到標(biāo)準(zhǔn)期望頻率的10-20ppm(典型值)。此為重要機(jī)械性步驟，且構(gòu)成振蕩器安裝在模塊內(nèi)之后其最后的校準(zhǔn)。最后涂鍍包含在所制備晶體表面預(yù)鍍部分上選擇性地沉積金屬薄膜或鍍層，來機(jī)械性地改變晶體的諧振頻率。本過程通常由人工輔助，需要熟練技術(shù)人員小心地施加涂鍍來調(diào)整晶體的操作頻率。涂鍍不僅厚度而且安置處也很重要。如果在預(yù)鍍區(qū)上沒有恰好同心圓，則相位噪聲及跳動(dòng)增加。事實(shí)上，通常在最后涂鍍之后相位噪聲及跳動(dòng)增加。最后涂鍍過程也導(dǎo)致生產(chǎn)率損失。例如，有可能涂鍍附著失敗。進(jìn)一步，最后涂鍍以晶體曝露來實(shí)施，因此對環(huán)境影響更敏感。在晶體以最后涂鍍來調(diào)諧之后，晶體密封。因此，最后涂鍍過程成本高、費(fèi)人工，減低晶體品質(zhì)及導(dǎo)致潛在性缺陷。
精度晶體振蕩器(PXO)諸如在Espoo，芬蘭的微模擬系統(tǒng)公司(Micro Analog Systems)的MAS9271及MAS1173，包括用于修整晶體頻率的數(shù)字控制電容性調(diào)諧網(wǎng)絡(luò)，其通常校準(zhǔn)及操作和數(shù)字頻率合成器無關(guān)。如此，使用PXO，晶體可調(diào)諧到所期望頻率在小容許度內(nèi)。其可包括最后涂鍍過程。然后，利用標(biāo)準(zhǔn)乘及除值來編程數(shù)字頻率合成器而獲得所期望輸出頻率。
原理上，振蕩器裝置可庫存做為原料零件(blankparts)，而在振蕩器制造商出貨前最后步驟時(shí)，以封裝形式來編程客用頻率。其將使得客用及標(biāo)準(zhǔn)晶體的制造能夠快速周轉(zhuǎn)，而不需專用昂貴晶體或客戶專用裝置的存貨。在本情形中，振蕩器不是現(xiàn)場編程，而且振蕩器的積分器在產(chǎn)品內(nèi)仍必需照規(guī)范來訂購在預(yù)定頻率的特殊振蕩器，并且仍必需等待振蕩器制造商的客戶專用化而招致很高的設(shè)置費(fèi)用，其對于小訂單非常不合算，而且增加數(shù)日或數(shù)周的操作時(shí)間。
CY2037包含晶片上振蕩器及用于細(xì)微調(diào)諧輸出頻率的分離式振蕩器調(diào)諧電路。晶體電容性負(fù)載可選擇性地以編程一組七個(gè)EPROM位來調(diào)整。本特征通常是用來補(bǔ)償晶體變動(dòng)值或來獲得更精確合成頻率。
通?？删幊陶袷幤鞯氖褂靡哉袷幤骶w修整到標(biāo)準(zhǔn)值來開始。然后，振蕩器電路乘及除比值來永久地編程(在EPROM內(nèi))。最后，至少在CY2037的情形中，晶體的操作頻率以調(diào)諧位來調(diào)諧獲得所期望的最大值誤差。
CY2037 PLL晶片具有很高解析度。其具有12位反饋計(jì)數(shù)乘法器及10位參考計(jì)數(shù)除法器。如此能高度精確地及穩(wěn)定地輸出具有低誤差的合成時(shí)鐘頻率，例如零或低到百萬分的幾(ppm)。時(shí)鐘可進(jìn)一步以8個(gè)輸出除法器1、2、4、8、16、32、64及128中的任一選擇來改變。除法器輸入可選為PLL或晶體振蕩器輸出，來提供總共16個(gè)分離輸出選擇。輸出可在TTL及CMOS負(fù)載周期水平之間選擇。
PLL的標(biāo)準(zhǔn)輸出頻率以下列公式來決定FPLL＝2×(P+5)/(Q+2)×FREF其中P是反饋計(jì)數(shù)器值，而Q是參考計(jì)數(shù)器值。P及Q是EPROM可編程值。
CY2037的一版包含特定調(diào)諧電路來細(xì)微調(diào)諧裝置的輸出頻率。調(diào)諧電路包含在振蕩器驅(qū)動(dòng)反相器兩側(cè)上的11個(gè)對數(shù)大小的負(fù)載電容器數(shù)組。電容器負(fù)載值可以7個(gè)Osc-Tune(振蕩調(diào)諧)位來EPROM編程，而且可以小增量來遞增。因?yàn)殡娙萜髫?fù)載遞增，所以電路細(xì)微調(diào)諧到更低頻率。電容器負(fù)載值對于約100∶1總控制比值自0.17pF變動(dòng)到8pF。
CY2037使用以包括VSS及VDD的簡單2線4腳接口來編程的EPROM。時(shí)鐘輸出可產(chǎn)生達(dá)250MHz。根據(jù)設(shè)計(jì)，整個(gè)EPROM配置可重新編程一次，允許已編程庫存改變或重新使用。CY2037包括一個(gè)44位2行EPROM塊，其保有全部配置信息。編程字包含來自EPROM的數(shù)據(jù)及行選擇(Row Sel)位，其決定在正常操作期間所訪問的行。Cypress建議位在兩行中必需匹配，因此，當(dāng)行0編程時(shí)，雖然行1保留沒有編程，而Row Sel位行0編程成0。當(dāng)行1編程時(shí)，行0的Row Sel編程成1，可允許覆蓋寫入。
CY2037包含EPROM寄存器的增項(xiàng)陰影寄存器(shadowregister)，其可選擇失效。陰影寄存器完全是EPROM寄存器的拷貝，而且當(dāng)有效位(Valid bit)沒有設(shè)定時(shí)是缺省寄存器(default register)。當(dāng)原型或生產(chǎn)環(huán)境需要多次測量及調(diào)整CLKOUT頻率時(shí)是十分有用。多次調(diào)整可以陰影寄存器來實(shí)施。一旦獲得所期頻率時(shí)，即EPROM寄存器被永久地編程。
因而，CY2037的下述基本特征根據(jù)EPROM內(nèi)所儲(chǔ)存數(shù)據(jù)來控制反饋計(jì)數(shù)器值(P)；參考計(jì)數(shù)器值(Q)；輸出除數(shù)選擇；振蕩調(diào)諧(負(fù)載電容值)；負(fù)載周期水平(TTL或CMOS)；電力管理模式(OE或PWR-DWN)；電力管理時(shí)間(同步或異步)；及輸出源頻率(PLL或晶體)。
PLL頻率合成器使用參考輸入來產(chǎn)生輸出時(shí)鐘。參考輸入可以石英晶體或外部時(shí)鐘源來提供。PLL頻率合成器的輸出時(shí)鐘的精確度及穩(wěn)定度和其參考輸入成直接比例。因此，其重要性在提供穩(wěn)定、精確及適當(dāng)參考輸入。
跳動(dòng)是晶體振蕩及/或電路電子組件邏輯轉(zhuǎn)變的不規(guī)則性所造成的效果。其可由電源供給電壓、邏輯轉(zhuǎn)變電壓、隨機(jī)過程、射頻干擾等的快速變化所造成。
圖1表示CY2037 PLL頻率合成器的方塊圖。PLL的參考輸入來自晶片上的晶體振蕩器。圖2表示晶片上晶體振蕩器(a.k.a.皮氏(Pierce)振蕩器)的電路，其以組件R、G、Ci及Co來形成，其中G是線性反相器。用于產(chǎn)生電子時(shí)鐘的電路，需要在XTALIN及XTALOUT接點(diǎn)間連接石英晶體。
圖3所示是石英晶體的等效電路。C0是晶體的并聯(lián)或靜態(tài)電容，R1是運(yùn)動(dòng)電阻，L1是運(yùn)動(dòng)電感，而C1是晶體的運(yùn)動(dòng)電容。R1、L1及C1是由晶體的機(jī)械性質(zhì)來決定(其在晶體的運(yùn)動(dòng)臂內(nèi)，而且其電路效果僅在晶體振蕩時(shí)才存在)。圖4表示晶體的有效電抗曲線。如此，可見石英晶體制造中的微小變動(dòng)將改變標(biāo)準(zhǔn)輸出頻率。
當(dāng)晶體連接在振蕩器電路中做為具有0°相轉(zhuǎn)換的反饋組件時(shí)，晶體以方程式1產(chǎn)生串聯(lián)諧振頻率(fs)振蕩 皮氏振蕩器(Pierce Oscillator)在放大器上具有180°相轉(zhuǎn)換，而自反饋組件需要另一個(gè)180°相轉(zhuǎn)換。本情形中的反饋組件是僅具有電容性負(fù)載的晶體，而且晶體的振蕩頻率(及振蕩器電路)是在“并聯(lián)諧振區(qū)”。晶體振蕩器并聯(lián)諧振頻率的實(shí)際值依賴自晶體所見的電容性負(fù)載而定，且可由方程式2來產(chǎn)生fp＝fs(1+C1/2(C0+CL)方程式2其中CL＝自晶體所見的電容性負(fù)載。例如，當(dāng)并聯(lián)諧振晶體安置在提供電容性負(fù)載CL＝Cload的皮氏振蕩器(并聯(lián)振蕩器)電路時(shí)，其調(diào)諧到特定Cload，將在預(yù)定頻率振蕩。如果自皮氏振蕩器中的晶體所見電容性負(fù)載不同于額定Cload，則自額定頻率的頻率變化以下述方程式3來產(chǎn)生(fp(額定)-fp(實(shí)際))/fp(額定)＝C1/2((1/C0+CL)-1/(C0+CL))方程式3其中fp(額定)＝晶體額定頻率fp(實(shí)際)＝晶體在振蕩器電路中的實(shí)際頻率Cload＝晶體的額定電容性負(fù)載CL＝自振蕩器電路中的晶體所見電容性負(fù)載如此，修整電容器網(wǎng)絡(luò)使得用于晶體的變動(dòng)的電路調(diào)諧來允許操作頻率細(xì)微校準(zhǔn)可以被期望。本效果是分析性，因?yàn)殡娙莸淖兓诓僮黝l率的改變可以精確地預(yù)測。
通常，所選CY2037的EPROM寄存器以適當(dāng)乘(P)及除(Q)比值來編程，而獲得所期望輸出頻率，通常稍為高于所期望最后頻率。控制器以習(xí)知的技術(shù)來根據(jù)頻率計(jì)數(shù)器及其算法的輸出來計(jì)算乘及除比值。在P及Q編程在裝置內(nèi)之后，振蕩器的輸出以數(shù)個(gè)調(diào)諧條件來測量，例如測試關(guān)于各調(diào)諧位的輸出的影響。然后，控制器判定最佳調(diào)諧字節(jié)，從而被編程在EPOM內(nèi)。如此，DCXO通常是先根據(jù)標(biāo)準(zhǔn)振蕩器頻率來正常地編程，然后，通過修整來調(diào)整振蕩器頻率獲得所期望的輸出。
通常，振蕩器具有對溫度的本質(zhì)靈敏度。如此，輸出頻率將隨操作溫度的變化而自標(biāo)準(zhǔn)值來變動(dòng)。習(xí)知使用所謂TCXO或溫度補(bǔ)償晶體振蕩器來補(bǔ)償變化。溫度補(bǔ)償網(wǎng)絡(luò)可以是模擬或數(shù)字化。通常，期望提供具有穩(wěn)定頻率的晶體控制振蕩器，其可以外部電壓來控制。其稱為電壓控制晶體振蕩器或VCXO。例如，高精確鎖相回路及射頻收發(fā)器可使用本裝置。許多TCXO裝置也提供VCXO功能，而且稱為電壓控制、溫度補(bǔ)償晶體振蕩器(VCTCXO)。
基本上，現(xiàn)代TCXO及VCXO裝置以改變感測電壓而定的振蕩器晶體上的電容性負(fù)載來操作。其通常使用變?nèi)荻O管(varactor)(電容隨著逆向偏壓來變動(dòng)的二極管)，其響應(yīng)模擬控制電壓。其提供無段模擬控制，相對于使用交換電容器網(wǎng)絡(luò)來修整電容性負(fù)載。
微模擬系統(tǒng)公司(在芬蘭的Espoo城，網(wǎng)址為www.mas-oy.com)制造一種電壓控制、溫度補(bǔ)償晶體振蕩器(VCTCXO)。
電路，MAS1175。圖8標(biāo)其方塊圖，其提供三點(diǎn)溫度補(bǔ)償、串行總線用于編程及修整，EPROM參數(shù)儲(chǔ)存及模擬補(bǔ)償。如此，提供數(shù)字電容性修整網(wǎng)絡(luò)及模擬電容性控制網(wǎng)絡(luò)兩者。電路需要外部晶體及變?nèi)荻O管。

發(fā)明內(nèi)容
本發(fā)明提供許多改良的數(shù)字控制振蕩器系統(tǒng)。根據(jù)第一實(shí)施例，本發(fā)明使用很簡單的相關(guān)編程裝置及終端機(jī)或個(gè)人計(jì)算機(jī)，來提供現(xiàn)場編程EPROM可編程振蕩器裝置的系統(tǒng)及方法。
根據(jù)本發(fā)明的另一配置，消除用于調(diào)諧晶體的最后涂鍍過程，而在單一過程中集成電子式調(diào)諧晶體及選擇數(shù)字頻率合成器的操作參數(shù)的過程。如此，以處理晶體振蕩器的調(diào)諧寄存器做為輸出頻率控制的集成部分來消除制造步驟，而在選擇操作參數(shù)獲得更大彈性，且改善品質(zhì)。
EPROM可編程振蕩器裝置較佳地包括電子式可控制晶體頻率調(diào)諧器及高精度頻率合成器。根據(jù)本發(fā)明，該兩屬性結(jié)合廢除最后涂鍍的需要性，而例如因而增加輸出品質(zhì)(降低相位噪聲及跳動(dòng))，增加產(chǎn)品品質(zhì)(降低晶體環(huán)境污染的可能性或電鍍剝脫)，減少成本，減少需要熟練技術(shù)工人，減少制造周期時(shí)間(且允許最后制造步驟不需集中而可在現(xiàn)場編程)，允許完全地標(biāo)準(zhǔn)化制造振蕩器，及/或增加制造產(chǎn)量。
本發(fā)明也提供降低振蕩器跳動(dòng)的進(jìn)一步改善。以使用陶質(zhì)基體所封裝在工業(yè)標(biāo)準(zhǔn)5×7mm金屬包裝的石英晶體及CY2037來測試所設(shè)計(jì)的振蕩器在10-120MHz的頻率范圍(輸出)，跳動(dòng)范圍自95-220ps(雙模分布)(25,000個(gè)抽樣)。然而，當(dāng)具有10nF及100nF之間的內(nèi)部電源供給旁路電容器安置在封裝內(nèi)側(cè)時(shí)，跳動(dòng)降低到55-120ps之間(高斯模式分布)(25,000個(gè)抽樣)。通常，旁路電容器安置在組件電路板上，而不在振蕩器封裝內(nèi)，因此其明顯的優(yōu)點(diǎn)令人驚奇。可能地跳動(dòng)的降低是由封裝導(dǎo)線的電感所獲得。在振蕩器封裝內(nèi)提供旁路電容器，電路更佳地自電感效果來隔離。根據(jù)本發(fā)明，也可提供內(nèi)部旁路電路與使得電源線連接到電路的電感調(diào)諧共同作用而形成濾波器來進(jìn)一步降低跳動(dòng)。
現(xiàn)場可編程性的優(yōu)點(diǎn)包括減少原型及制造周期時(shí)間，而允許振蕩器使用者來庫存未編程的零件，其被編程成所需要的規(guī)范。
根據(jù)本發(fā)明的振蕩器提供比6個(gè)有效數(shù)字更精確性的編程功能在1至250MHz的頻率范圍內(nèi)，涵蓋商用及工業(yè)用溫度范圍。溫度補(bǔ)償模式為電壓控制模式也在本發(fā)明的范圍內(nèi)。
為了提供溫度補(bǔ)償高解析度數(shù)位控制振蕩器，其一實(shí)施例提供VCTCXO電路輸出做為CY2037 DCXO的輸入(替代在XG的晶體)。CY2037的內(nèi)部修整電容器沒有使用，而尚未商用的裝置模式可使用。在編程本系統(tǒng)中，例如，VCTCXO控制參數(shù)先以在三個(gè)不同溫度所決定的補(bǔ)償來計(jì)算?？刂茀?shù)可編程來測試標(biāo)準(zhǔn)(未修整)輸出，或可使用預(yù)測輸出，但是修整網(wǎng)絡(luò)參數(shù)保持未編程。DCXO的各種P、Q及除數(shù)字及電容性修整網(wǎng)絡(luò)參數(shù)可一起計(jì)算然后編程。
同樣地，本發(fā)明也提供積體(即，單一集成電路)高解析度DCVCTCXO。在本情形中，內(nèi)部電容性修整可和溫度補(bǔ)償、電壓控制及邏輯控制電路共存。優(yōu)點(diǎn)上，用于全部功能的控制電子裝置使用單一串連接口及非易失性控制寄存器組。
編程DCXO(CY2037)的過程基本上決定自由晶體振蕩器操作頻率，例如，在可用調(diào)諧值的范圍內(nèi)，然后計(jì)算最佳P、Q除數(shù)選擇及調(diào)諧值，來獲得具有可接受誤差(ppm)及最小Q值的所期望振蕩器操作頻率。因此，對照典型現(xiàn)有技術(shù)的方法，晶體調(diào)諧和振蕩器參數(shù)P、Q及除數(shù)選擇同時(shí)地選擇而不是事先地實(shí)施。其獲得更大彈性來使得各種參數(shù)最佳化。因此，在本過程中，因?yàn)榫w及調(diào)諧參數(shù)的差異，所以P、Q及除數(shù)選擇參數(shù)可在符合相同輸出頻率規(guī)范的振蕩器間變動(dòng)。
因此，本發(fā)明的配置是提供高精確度振蕩器系統(tǒng)，其不需細(xì)微調(diào)諧振蕩器晶體。本發(fā)明的另一配置是以集成操作來提供晶體操作頻率細(xì)微調(diào)諧及輸出頻率而編程的振蕩器。本發(fā)明進(jìn)一步的配置是提供一種用于可編程振蕩器的編程裝置，其在單一操作中選擇最佳晶體頻率調(diào)諧及頻率合成。
因此，本發(fā)明提供人的用戶接口系統(tǒng)及方法，其提供可編程振蕩器裝置的接口，其用于編程符合本文所述全部或某些目的。
初始地，晶體的標(biāo)準(zhǔn)頻率使用頻率計(jì)數(shù)器來測量。本頻率較佳地以在未編程狀態(tài)中可編程的振蕩器來測量，使得晶體頻率自身測量。較佳地，也以在可用調(diào)諧范圍測試晶體輸出來測量系統(tǒng)的調(diào)諧靈敏度。通常，需要少數(shù)測量值，例如，在7位調(diào)諧系統(tǒng)內(nèi)8次測量值。雖然各字節(jié)的輸出頻率也可測量，即，全部7位范圍的128個(gè)值，但其不是必需，因?yàn)檎{(diào)諧效果通?？筛鶕?jù)本范圍的稀疏抽樣來精確地預(yù)測，較佳地測試各位的靈敏度，但是不必要分離。位的調(diào)諧效果表示在晶體上的多加電容及降低其操作頻率，其通常是非線性；因此，當(dāng)在晶體上的總電容負(fù)載較高時(shí)，低次位在輸出上具有低的效果，即導(dǎo)致較低ppm變化。
調(diào)諧位的靈敏度是使用瞬時(shí)編程技術(shù)來測試，即陰影寄存器。通過改變陰影寄存器的內(nèi)容，決定負(fù)載在晶體上的調(diào)諧電容器的電容性效果，而不用永久地修改振蕩器。如此，調(diào)諧靈敏度可在編程振蕩器(即，CY2037)之前來決定，振蕩器在未編程狀態(tài)中輸出晶體參數(shù)頻率其與P、Q及除數(shù)選擇無關(guān)。
在DCVCTCXO的情形中(即組合MAS1172及CY2037)，溫度補(bǔ)償網(wǎng)絡(luò)(即，MAS1175)也可保持在未編程狀態(tài)，直到計(jì)算出用于數(shù)字PLL除法器網(wǎng)絡(luò)(CY2037)的系數(shù)為止。其在非期望組的P、Q及除數(shù)比值情形中，允許所要編程的溫度補(bǔ)償參數(shù)替代組(而不是以正常算法所提供者)的選擇。如此，以同樣的方式被儲(chǔ)存在非易失性內(nèi)存前在DCXO實(shí)施例中修整電容器值被暫時(shí)計(jì)算，同樣地，也可使用溫度補(bǔ)償電路來提供多加變量而使得電路性能最佳化。
在振蕩器的基頻及調(diào)諧靈敏度決定之后，決定調(diào)諧位、乘及除(P及Q)比值及除數(shù)選擇的最佳設(shè)定來使得ppm誤差最小。因?yàn)檎{(diào)諧位在編程之前尚未確定，比較現(xiàn)有設(shè)計(jì)，其提供多加自由度來選擇振蕩器編程的條件。連同高精度P及Q參數(shù)，根據(jù)本發(fā)明的方法及系統(tǒng)獲得更高品質(zhì)、更低成本及現(xiàn)場可編程性。優(yōu)良上，晶體沒有經(jīng)歷最后涂鍍過程，如此保有低相位噪聲及跳動(dòng)。
在調(diào)諧靈敏度決定之后，計(jì)算乘、除及除數(shù)選擇的參數(shù)，且全部編程到裝置內(nèi)，即在非易失性內(nèi)存內(nèi)。優(yōu)點(diǎn)上，CY2037裝置允許振蕩器在第二寄存器組中二次編程，而允許裝置重新使用或重新分配，且進(jìn)一步使得報(bào)廢減到最小。
振蕩器的頻率是以頻率計(jì)數(shù)器來決定，其可以是在編程裝置內(nèi)部或提供為外部系統(tǒng)。較佳地，系統(tǒng)配置提供個(gè)人計(jì)算機(jī)用于接口、控制及頻率計(jì)數(shù)器，例如IEEE-488裝置及個(gè)人模塊作為振蕩器的直接邏輯接口。然而，可提供單一系統(tǒng)或在模塊間不同地分離的功能。個(gè)人模塊可以是低成本設(shè)計(jì)來允許分離專用個(gè)人模塊提供用于各特定模式的振蕩器裝置。個(gè)人計(jì)算機(jī)及頻率計(jì)數(shù)器是通用資源，而不需專用于振蕩器編程。當(dāng)然，個(gè)人計(jì)算機(jī)只是便利性接口及處理資源，而且可如所期望地來更換。使用現(xiàn)代個(gè)人計(jì)算機(jī)，整個(gè)編程操作每個(gè)振蕩器在少于20秒內(nèi)完成。
本發(fā)明的另一實(shí)施例集成全部所需要接口及智能在個(gè)人模塊內(nèi)，其在本情形中是完整的編程器。相同地，個(gè)人模塊可包括內(nèi)建的網(wǎng)絡(luò)服務(wù)器)(Web server)，且經(jīng)TCP/IP通訊協(xié)議經(jīng)任何便利性提供的物理傳輸層來通訊。因?yàn)楸环治鲇糜谧罴研缘膮?shù)組大，所以個(gè)人模塊不需要尋找最佳解決方案的參數(shù)空間(parameter space)，而需要微小智能，較佳地使用分離過程來決定最佳參數(shù)。
而且也可能留下未經(jīng)編程的調(diào)諧位，而用陰影寄存器的內(nèi)容來使得振蕩器操作。例如，其允許在操作期間調(diào)諧的數(shù)字控制，例如，構(gòu)成數(shù)字溫度補(bǔ)償振蕩器(TCXO)。另一方面，也可使用現(xiàn)有TCXO補(bǔ)償技術(shù)，而裝置包括經(jīng)歷調(diào)諧及參數(shù)最佳化過程的模擬溫度補(bǔ)償網(wǎng)絡(luò)(諸如MAS1175)。在數(shù)字TCXO的情形中，簡單的熱傳感器和簡單微控制器接口，然后，有必要地重新編程在陰影寄存器內(nèi)的調(diào)諧位，來保持所期望輸出頻率。此數(shù)字方案也可使用來產(chǎn)生展開的頻譜振蕩器輸出，一種微共鳴(Chirp)或其它期望波形。
根據(jù)本發(fā)明的典型編程算法是根據(jù)下述方案來執(zhí)行定義誤差容許度，其為標(biāo)準(zhǔn)輸出頻率的ppm誤差；決定晶體頻率及調(diào)諧靈敏度；計(jì)算算法尋找轉(zhuǎn)換所測量晶體頻率成為在誤差容許度頻帶內(nèi)的期望頻率的參數(shù)組。通常期望使用最小除法比，Q。除數(shù)選擇因子在7倍頻范圍(CY2037)上提供頻率的倍頻定標(biāo)(octave scaling)。因此，算法尋找可接受參數(shù)組的遞升Q次的參數(shù)空間。
為了獲得低ppm誤差、相位噪聲及跳動(dòng)，通常期望在中間調(diào)諧范圍標(biāo)準(zhǔn)調(diào)諧值處以Q、ppm誤差及除數(shù)選擇來優(yōu)先次序有用參數(shù)組。參數(shù)組也使用不同于標(biāo)準(zhǔn)值的調(diào)諧值來尋找可接受組。如果需要，可測試所建議調(diào)諧值的效果來確保結(jié)果如預(yù)期。
如上所述，其所提供外部溫度補(bǔ)償網(wǎng)絡(luò)中，調(diào)諧功能通常合并在外部補(bǔ)償網(wǎng)絡(luò)內(nèi)。然而，較佳的編程方法是相同，且包含遞近承諾振蕩器修整值直到DCXO參數(shù)選定之后為止。
典型可接受DCXO誤差容許度是150ppm，其完全可不用調(diào)諧值來獲得。另一方面，根據(jù)本發(fā)明，誤差通常保持在±1ppm內(nèi)。本情形中，通常期望激勵(lì)4個(gè)高調(diào)諧位，因?yàn)槠鋵⒃黾悠溆辔坏恼{(diào)諧分辨度。例如，在CY2037中，在0000000-0000001調(diào)諧狀態(tài)間，最低有效位具有約8ppm靈敏度；在1111110-1111111狀態(tài)間，最低有效位有約2ppm的靈敏度。然而，限定調(diào)諧參數(shù)范圍將使得找到可接受參數(shù)組更困難。
如此，例如以CY2037所能提供高精確度程度，利用具有例如離標(biāo)準(zhǔn)期望值達(dá)2,000至3,000ppm誤差的原晶體(raw crystal)，其可避免制造振蕩器的“最后涂鍍”操作。根據(jù)本發(fā)明，在局部主或內(nèi)藏處理器上執(zhí)行的程序讀取振蕩器輸出及調(diào)諧靈敏度的值，及計(jì)算P、Q及除數(shù)選擇的值，而獲得期望輸出期望值。然后，調(diào)諧算法補(bǔ)償在誤差容許度范圍內(nèi)的殘余誤差(residual error)。例如，此程序以Visual BasicTM，C及Access數(shù)據(jù)庫語言來寫入。
本開關(guān)電容器調(diào)諧來有效地消除最后涂鍍過程，是利用晶體對負(fù)載電容的下述方程式，如方程式2所示 因此，例如，本方法測量CY2037裝置在8-15調(diào)諧值的F1。其意即在各調(diào)諧值的C1的近似值，然后允許Fr、C0、C1及Cstray的計(jì)算。其結(jié)果使得未完成振蕩器調(diào)諧，即使具有很不精確晶體亦然。
編程接口提供讀取及寫入功能。用于讀取，系統(tǒng)允許CY2037的確認(rèn)及CY2037完全編程的確認(rèn)。用于寫入，系統(tǒng)允許選擇現(xiàn)有列，所選列的編程及以特定位模式加載陰影寄存器。
在用于人可讀取的輸出中，讀取位模式可注釋，而因此譯碼成為數(shù)段(portion)。此外，編程裝置可作為多種振蕩器模式的翻譯程序器，因此，具有不同個(gè)性(personality)。在本情形中，例如，注釋特征是部分?jǐn)?shù)據(jù)輸入及輸出的正?；卣?。然而，通常所需要接口是特定用于某模式的振蕩器裝置，而提供分離個(gè)性模塊比較多功編程裝置更有效率。
較佳地，編程器和9600波特、無奇偶校驗(yàn)、8個(gè)數(shù)據(jù)位及1個(gè)停止位的標(biāo)準(zhǔn)串行端口(即RS-232端口)形成接口。當(dāng)然，也可使用其它接口，包括并口(Centronics)、USB、IEEE-488、Firewire(IEEE-1394)、12C總線(bus)等。進(jìn)一步，編程器可使用HTML接口，且作為內(nèi)置網(wǎng)際網(wǎng)絡(luò)服務(wù)器，例如，包括和TCP/IP通訊協(xié)議的10BaseT接口。
通常，主機(jī)決定編程參數(shù)，即，P、Q及除數(shù)選擇及調(diào)諧位，且例如，可使用預(yù)定程序完全地自動(dòng)和頻率計(jì)數(shù)器及編程板來通訊。
替代地，可使用接口來人工輸入數(shù)據(jù)到終端機(jī)程序內(nèi)，來和編程裝置通訊。如此，可使用分離應(yīng)用來根據(jù)所測量晶體頻率特性而決定適當(dāng)乘、除、等級(scaling)(除數(shù)選擇)比值及用于所期望輸出頻率的調(diào)諧。然后，使用者經(jīng)終端機(jī)程序來將其傳送到編程裝置。
在自動(dòng)測系統(tǒng)的情形中，編程裝置可以應(yīng)用程序來直接控制，而不用人工終端機(jī)程序接口。在本情形中，在編程裝置及主計(jì)算機(jī)間可通訊原始、未解析數(shù)據(jù)。然而，如果編程裝置設(shè)計(jì)來處理多種振蕩器設(shè)計(jì)，則數(shù)據(jù)解析者有用于使得通訊及應(yīng)用軟件標(biāo)準(zhǔn)化，而不管振蕩器集成電路設(shè)計(jì)的差異。
CY2037的接口是4線接口。裝置實(shí)施所需要的時(shí)鐘/數(shù)據(jù)線上開關(guān)(數(shù)據(jù)/時(shí)鐘)、Vpp/Pgm線開關(guān)(轉(zhuǎn)換寄存器啟用/停用)及Vdd選擇(轉(zhuǎn)換/操作)及所需要的編程順序。第四線是地線。
因此，本發(fā)明的目的在于提供一種編程數(shù)字化可調(diào)諧振蕩器的方法包含下列步驟接收所期望輸出頻率；決定調(diào)諧效果于晶體調(diào)諧頻率的一組數(shù)字化調(diào)諧字(words)；計(jì)算算法的有效參數(shù)來根據(jù)調(diào)諧效果而轉(zhuǎn)換及調(diào)諧晶體諧振頻率到所期望頻率誤差容許度內(nèi)的值；及在非易失性內(nèi)存內(nèi)編程有效的計(jì)算參數(shù)組。
本發(fā)明進(jìn)一步的目的在提供一種用于編程數(shù)字化可調(diào)諧振蕩器的裝置，包含輸入，用于接收所期望振蕩器頻率；輸入，用于接收數(shù)字式可調(diào)諧振蕩器的輸出頻率；控制，用于選擇振蕩器的多數(shù)調(diào)諧狀態(tài)；計(jì)算機(jī)程序，用于計(jì)算算法的有效參數(shù)，來根據(jù)在多數(shù)調(diào)諧狀態(tài)期間所接收振蕩器的輸出頻率，轉(zhuǎn)換及調(diào)諧晶體諧振頻率到所期望頻率誤差容許度內(nèi)的值；及編程器，用于以所計(jì)算參數(shù)的有效組來編程振蕩器的非易失性內(nèi)存。
本發(fā)明再進(jìn)一步的目的在于提供一種計(jì)算機(jī)可讀取媒介，包含程序用于實(shí)施下列步驟接收所期望輸出頻率；決定晶體諧振頻率的一組數(shù)字化調(diào)諧字的調(diào)諧效果；計(jì)算算法的有效參數(shù)，來根據(jù)所決定調(diào)諧效果而調(diào)諧晶體諧振頻率到所期望頻率誤差容許度內(nèi)的值；及輸出至少一組所計(jì)算有效參數(shù)。
根據(jù)本發(fā)明各種實(shí)施例，所期望最大誤差容許度是輸入，限制振蕩器控制參數(shù)組值。
振蕩器較佳地是鎖相回路頻率合成器，具有用于頻率轉(zhuǎn)換的乘法參數(shù)及除法參數(shù)。振蕩器較佳地在晶體上也具有電容性負(fù)載，以數(shù)字化調(diào)諧字來控制而轉(zhuǎn)變其諧振頻率。根據(jù)本發(fā)明各種實(shí)施例，大致所有可用參數(shù)計(jì)算是為了決定符合全部設(shè)計(jì)需求的潛在有效參數(shù)。替代性地，理論上可用參數(shù)分組(subset)可以估算，例如，其中振蕩器內(nèi)存的位預(yù)先編程，或其中強(qiáng)制其它考量。
本發(fā)明的另一目的在于提供一種系統(tǒng)及方法，用于編程具有非易失性內(nèi)存來持續(xù)性地儲(chǔ)存控制算法及調(diào)諧控制的可編程振蕩器，其中調(diào)諧效果在控制算法編程非易失性內(nèi)存之前先決定。因此，當(dāng)決定調(diào)諧控制時(shí)，控制算法僅受限于可用參數(shù)組，允許計(jì)算有效參數(shù)的更大自由度。
本發(fā)明的進(jìn)一步目的在于提供一種分離式振蕩器編程控制及計(jì)算裝置，而在計(jì)算裝置及振蕩器編程控制裝置間通訊有效參數(shù)組。如此，振蕩器程控裝置不需要人工接口或計(jì)算裝置，簡化設(shè)計(jì)及降低振蕩器編程控制成本。
本發(fā)明再進(jìn)一步目的在于提供一種用于編程精確振蕩器的系統(tǒng)及方法，其中晶體頻率源大略調(diào)諧及/或未經(jīng)最后涂鍍過程。
本發(fā)明的另一目的在于提供一種系統(tǒng)及方法，用于編程具有鎖相回路頻率合成器及晶體調(diào)諧參數(shù)的振蕩器其中鎖相回路具有用于晶體頻率的頻率合成的乘參數(shù)及除參數(shù)，及其中有效調(diào)諧、乘及除參數(shù)計(jì)算是根中間調(diào)諧值，以遞增除參數(shù)來排序，然后以所排序次序來計(jì)算調(diào)諧效果的能力而使得頻率誤差回歸到預(yù)定誤差容許度內(nèi)。
本發(fā)明的其它目的及特征自下文的詳細(xì)說明及申請專利項(xiàng)目連同附圖，將變得顯而易見，其中相同參考號碼指相同零件。


本發(fā)明所示附圖，其中圖1A及圖1B表示現(xiàn)有CY2037裝置的方塊圖；圖2表示晶片上晶體振蕩器的電路圖；圖3表示石英晶體的等效電路圖；圖4表示圖3所示晶體的有效電抗曲線圖；圖5表示根據(jù)本發(fā)明振蕩器編程系統(tǒng)的簡略方塊圖；圖6A及圖6B表示根據(jù)本發(fā)明一種編程裝置較佳實(shí)施例的示意圖；圖7A及圖7B表示根據(jù)本發(fā)明較佳方法的流程圖；圖8是習(xí)知MAS1175裝置的方塊圖；圖9是表示根據(jù)本發(fā)明用于編程VCTCDCXO的較佳方法流程圖；
圖10A及圖10B表示一種編程容納封裝，其中具有石英晶體、半導(dǎo)體集成電路、變?nèi)萜骷芭月冯娙萜?；圖11A是表示根據(jù)現(xiàn)有技術(shù)100MHz PLL振蕩器沒有內(nèi)部旁路電容器跳動(dòng)圖標(biāo)；圖11B是表示根據(jù)本發(fā)明的100MHz PLL振蕩器具有內(nèi)部旁路電容器的跳動(dòng)圖標(biāo)；圖11C是表示根據(jù)傳統(tǒng)技術(shù)40MHz PLL振蕩器沒有內(nèi)部旁路電容器的跳動(dòng)圖標(biāo)；圖11D是表示根據(jù)本發(fā)明的40MHz PLL振蕩器具有內(nèi)部旁路電容器的跳動(dòng)圖標(biāo)；及圖12表示PLL振蕩器具有內(nèi)旁路電容器的跳動(dòng)對頻率的圖表。
具體實(shí)施例方式
本發(fā)明現(xiàn)在以附圖來詳細(xì)說明，其中所對應(yīng)參考號碼指附圖中所對應(yīng)構(gòu)造。
實(shí)施例1-DCXO如圖1A所示，CY2037提供高精確度PLL、EPROM配置寄存器組、晶體振蕩器及除數(shù)選擇器。圖1B表示用于控制及調(diào)諧振蕩器頻率的可編程調(diào)諧電容器組。
圖5表示可編程裝置1經(jīng)由R232串行接口7和主計(jì)算機(jī)4接口，頻率計(jì)數(shù)器3其可以是分離式模塊或集成在主計(jì)算機(jī)4或編程裝置1內(nèi)來提供晶體振蕩器(在測試中的裝置)到個(gè)人計(jì)算機(jī)4的輸出頻率讀數(shù)，及編程裝置和晶體振蕩器2接口來用于其編程。主計(jì)算機(jī)4具有顯示屏幕、鍵盤6及鼠標(biāo)5用做其使用者接口。
圖6A及圖6B表示本發(fā)明較佳實(shí)施例的示意圖。編程裝置包含微控制器例如Atmel89C52、串行接口驅(qū)動(dòng)器例如使用RS-232和主計(jì)算機(jī)4通訊的線性科技公司所制LT1182(見圖6A)、各種電源供給調(diào)節(jié)器組件(圖中未示出)、一組數(shù)字緩沖電路(見圖6B)、及用于測試裝置(DUT)的插座。
振蕩器編程裝置1的微控制器在使用期間和主計(jì)算機(jī)4系統(tǒng)通訊，其使用專用應(yīng)用軟件和編程裝置1來通訊。
如在圖7A及圖7B中所示，控制器初始重設(shè)在開始狀態(tài)11。然后，操作員選Power Vdd、輸出控制、振蕩器的同步及模式、及期望操作頻率12。
然后，控制器讀取裝置的兩列(row of the device)來判定其是否已編程13。僅在少有情形中振蕩器的列可重新編程，即，其中僅新程序需要完全地改變?nèi)魏挝蛔?狀態(tài)到1狀態(tài)。因此，控制器的兩列如果都已重新編程則通常重新設(shè)定。如果列0尚未編程14，則處理過程尋找來編程本列17，否則，列1編程16。如果列1要被編程，則列0位在列0及列1都設(shè)定在1。
振蕩器可編程兩次以上，以決定各先在列1中編程位為0的值來尋找P、Q及除數(shù)選擇用于降低頻率數(shù)。例如，如果在列1的P值是000100100001，則其可以改變0位成為1的P值，即100100100001來重新編程。
如果可以發(fā)現(xiàn)其中僅零位改變用于期望新頻率的一組P、Q及除數(shù)選擇值，則振蕩器可被編程兩次以上。通過比較未編程部分，將有減少的值組。
然后，所選擇列的陰影寄存器順序地設(shè)定在0、16、32、48、64、80、96及112的值，然后測量輸出頻率，如此測試最高三位的調(diào)諧值21。低位較不重要，且通常更具一致性，所以通常不需要實(shí)際測量。
在調(diào)諧過程中，如果輸出頻率不能讀取22，則振蕩器不存在或性能不良，而控制器重新設(shè)定用于下一次測試組23。
根據(jù)調(diào)諧測量及期望輸出頻率，fR、C0及C1的值以方程式2由已知fL及CL來計(jì)算24 在本情形中，所使用基頻fR是調(diào)諧值48頻率，允許在最佳化25期間的正及負(fù)偏差(deviation)。然后計(jì)算在裝置的頻率限制26內(nèi)該組的有效參數(shù)P、Q、除數(shù)選擇及ppm誤值26。
然后以Q及ppm來排序該組的有效參數(shù)、P、Q27，及選擇具有低ppm的最小Q值28。在鎖相回路所使用方程式中，P/Q分?jǐn)?shù)減化到最簡式。
然后，使用fL_方程式來選擇調(diào)諧值而最佳地使得所選擇Q值的ppm誤差歸零29。
然后所建立的編程序列29傳送到控制器，包括P、Q、除數(shù)選擇及調(diào)諧值30，然后其編程到裝置的EPROM列寄存器內(nèi)。然后檢查振蕩器是否適當(dāng)?shù)鼐幊?3；如果沒有，則寫入EPROM重新嘗試額外三次35。如果振蕩器仍未適當(dāng)編程，則操作放棄。如果成功地完成，則操作者被告知34，而裝置重新設(shè)定用于新編程循環(huán)。
實(shí)施例2-TCVCDCXO實(shí)施例1電路修改是以所連接到CY2037輸入XG的MAS1175的輸出替代圖8所MAS1175振蕩器的輸出來用于圖1B電路中的晶體。因此，CY2037的調(diào)諧電容器網(wǎng)絡(luò)沒有效用，因而不需顯示。使用圖5所示編程裝置具有為此所設(shè)計(jì)在圖6A及圖6B中更詳示的不同振蕩器編程1的個(gè)性模塊(personality module)。尤其，圖6B的電路額外地處理MAS1175的時(shí)鐘、數(shù)據(jù)及編程輸入接點(diǎn)(inputpin)。該信號(以及可能地其它測試及診斷信號)可傳送到振蕩器封裝上的接點(diǎn)。
編程方法合并圖7A所示初始CY2037編程步驟及圖7B所示選擇操作及振蕩器修整值，而選擇測試修整值可除外。在圖7B中，其發(fā)現(xiàn)所選擇為0、16、32、48、64、80、96、112用于檢測CY2037調(diào)諧網(wǎng)絡(luò)的特性最佳。更可測試具有電容性修整網(wǎng)絡(luò)25％容許度的MAS1175的各位，即可試測0、1、2、4、8、16、32、64、128，256、512或各種組合位。當(dāng)然MAS1175提供透明寄存器模態(tài)，其中補(bǔ)償讀取EPROM或轉(zhuǎn)換寄存器內(nèi)所儲(chǔ)存值，允許電路在編程前先進(jìn)行功能測試。
在實(shí)施用于調(diào)諧振蕩器及選擇DCXO系數(shù)的圖7B所示步驟前，先定義溫度補(bǔ)償參數(shù)。事實(shí)上，MAS1175溫度補(bǔ)償功能在計(jì)算之后可保持未編程，以便允許在選擇DCXO操作參數(shù)的更大彈性。圖9表示溫度靈敏度的測量、參數(shù)的計(jì)算及溫度補(bǔ)償網(wǎng)絡(luò)的編程。
溫度靈敏度的測量包含當(dāng)使用外部頻率參考來測量輸出頻率時(shí)，保持振蕩器在預(yù)定溫度中操作。晶體可放置在爐或環(huán)境控制室內(nèi)，而在其操作溫度范圍例如0°至50°內(nèi)測試。通常，振蕩器在其額定或標(biāo)準(zhǔn)負(fù)載下測試，而允許在量取測量值前先固定。
如圖9所示，例如，振蕩器電路在至少三種溫度的多種溫度條件下測試。然后，數(shù)據(jù)使用于計(jì)算振蕩器的溫度相依性。MAS1175提供線性、三次項(xiàng)(cubic term)、反折點(diǎn)(inflection point)、及靈敏度(在變?nèi)萜鞯碾妷嚎刂?的參數(shù)控制。
編程初始40是進(jìn)入編程器的個(gè)性模塊中的編程模式。然后，決定晶體的反折點(diǎn)溫度，及反折點(diǎn)控制編程41來補(bǔ)償自身溫度。然后頻率偏置初步地補(bǔ)償42但不是編程，而其它寄存器暫時(shí)設(shè)定在中間值43。變?nèi)萜黛`敏度使用靈敏度寄存器來修整到所期望靈敏度44。以系統(tǒng)初步修整來測量具有至少三種不同溫度(反折及線性)或至少四種不同溫度(反折、線性及三次項(xiàng)靈敏度)的頻率輸出45。然后，計(jì)算為獲得平滑頻率響應(yīng)的參數(shù)值46。然后，在編程前電路可使用所建議值來測試47。
然后，圖7B所示方法使用來決定最佳DCXO參數(shù)及電容性調(diào)諧值48。然后所計(jì)算參數(shù)以振蕩器在室溫的操作來測試49。如果該值沒有問題50，且如果該值在容度內(nèi)，則各種EPROM寄存器編程51。然后以編程器1傳送訊息來移開已編程的振蕩器，及重新設(shè)定系統(tǒng)52。
另一方面，根據(jù)可用P、Q、除數(shù)比值，如果所決定參數(shù)的尤其除數(shù)比值Q有問題，即除數(shù)比值太高，則可重新計(jì)算溫度補(bǔ)償值46，尋找轉(zhuǎn)換輸出頻率足夠允許所期望DCXO參數(shù)。本情形中，較佳地在溫度補(bǔ)償參數(shù)重新計(jì)算后，因?yàn)闇囟妊a(bǔ)償值不是最佳，所以驗(yàn)證振蕩器在溫度上操作49。例如，調(diào)整三次靈敏度項(xiàng)、反折點(diǎn)及線性，可獲得新操作點(diǎn)，其改變晶體操作控制，而其符合功能性的容許度及規(guī)范。
實(shí)施例3圖10A表示具有外部電源供應(yīng)旁路電容器的現(xiàn)有技術(shù)封裝振蕩器。通常，封裝PLL振蕩器依賴外部旁路電容器。在較大封裝尺寸有些已知非PLL振蕩器包括內(nèi)部旁路電容器。圖10B表示根據(jù)本發(fā)明的具有內(nèi)部電源供給旁路電容器的封裝PLL振蕩器。根據(jù)本實(shí)施例，在振蕩器容器內(nèi)提供10-100nF晶片電容器用于電源供給旁路。
圖11A、圖11B、圖11C及圖11D分別表示在100MHz(圖11A及圖11B)及40MHz(圖11C及圖11D)PLL振蕩器的圖10A比較實(shí)施例及圖10B實(shí)施例兩者間跳動(dòng)分布分別比較跡線(tracing)。在各情形中，非旁路振蕩器顯示雙模態(tài)(或在某些情形中沒有顯示的三模態(tài)分布)，而具有內(nèi)部旁路電容器的PLL振蕩器具有以高斯分布的全部低跳動(dòng)。
跳動(dòng)測量是使用HPE3631A電源供給器而在測試夾具中施加額定負(fù)載到在測試中的振蕩器來獲得。LeCroy LC684DXL示波器具有PPO968GS/S轉(zhuǎn)接器、來自HP1144A主動(dòng)探針(active probe)的輸入及HP1142電源供給器做為輸入。HP53121A頻率計(jì)數(shù)器提供10MHz時(shí)基(timebase)。示波器及頻率計(jì)數(shù)器使用GPIB控制總線來和個(gè)人計(jì)算機(jī)通訊。
各水平劃分是10.0ns。圖11A及圖11B各表示25179跳動(dòng)計(jì)數(shù)，而圖11C表示25086跳動(dòng)計(jì)數(shù)，及圖11D表示250036跳動(dòng)計(jì)數(shù)。各振蕩器以3.3V電源供給器及30pF輸出負(fù)載來測試。
在圖11A中，周期是30.519ns，低限是30.4143ns，高限是30.5878ns，范圍是173.50ps而偏差(Sigma)是43.21ps。在圖11B中，周期是30.519ns，低限是30.4798ns，高限是30.5523ns，范圍是72.50ps而偏差是10.06ps。在圖11C中，周期是24.998ns，低限是24.8966ns，高限是25.0636ns，范圍是167.00ps而偏差是23.23ps。在圖11D中，周期是24.999ns，低限24.9416ns，高限是25.0516ns，范圍是110.00ps，而偏差是12.29ps。
圖12表示在頻率范圍內(nèi)外部旁路實(shí)施例(圖10A)及內(nèi)部旁路實(shí)施例(圖10B)間相位跳動(dòng)測量的比較。如圖12所示，在上跡線中所表示非旁路PLL振蕩器在整個(gè)頻率寬范圍內(nèi)總是比較內(nèi)旁路PLL振蕩器具有更大跳動(dòng)。
雖然上述詳述說明已表示、說明及指出本發(fā)明所應(yīng)用到各種實(shí)施例的基本創(chuàng)新特征，但是擅于本技術(shù)者會(huì)實(shí)施所述系統(tǒng)及方法的形式和詳細(xì)說明的各種省略例、替換例及改變，而當(dāng)然沒有背離本發(fā)明的精神。因而，本發(fā)明的全部范圍確定在附錄的申請專利范圍。
符號說明1編程裝置2晶體振蕩器3頻率計(jì)數(shù)器4主計(jì)算機(jī)5鼠標(biāo)6鍵盤7串行接口11開始狀態(tài)12操作頻率
權(quán)利要求
1.一種用于編程數(shù)字式調(diào)諧振蕩器的方法，包含下列步驟(a)接收所期望頻率；(b)決定在晶體諧振頻率上一組數(shù)字調(diào)諧字的調(diào)諧效果；(c)計(jì)算算法的有效參數(shù)，而根據(jù)該所決定調(diào)諧效果來用于轉(zhuǎn)換及調(diào)諧晶體諧振頻率到所期望頻率誤差容許度內(nèi)的值；及(d)編程在非易失性內(nèi)存內(nèi)計(jì)算參數(shù)的有效組。
2.如權(quán)利要求1所述的方法，尚包含輸入所期望最大誤差容許度的步驟。
3.如權(quán)利要求1所述的方法，其中該算法包含具有用于頻率轉(zhuǎn)換的乘參數(shù)及除參數(shù)的鎖相回路頻率合成。
4.如權(quán)利要求1所述的方法，其中該調(diào)諧字改變在該晶體上的電容性負(fù)載，因而改變其諧振頻率。
5.如權(quán)利要求1所述的方法，其中該計(jì)算步驟充分分析全部有用參數(shù)來決定該有效參數(shù)。
6.如權(quán)利要求1所述的方法，其中該調(diào)諧效果在非易失性內(nèi)存的編程前先決定。
7.如權(quán)利要求1所述的方法，進(jìn)一步包含提供分離振蕩器編程控制器及計(jì)算裝置，及在該計(jì)算裝置及振蕩器程控器間通訊有效參數(shù)組的步驟。
8.如權(quán)利要求1所述的方法，其中該晶體近似地調(diào)諧。
9.如權(quán)利要求1所述的方法，其中該晶體的諧振頻率大致以沒有任何最后涂鍍過程調(diào)諧來決定。
10.如權(quán)利要求1所述的方法，其中該算法包含具有乘參數(shù)及除參數(shù)用于頻率轉(zhuǎn)換的鎖相回路頻率合成法，而其中該有效參數(shù)根據(jù)中間調(diào)諧值來計(jì)算，以遞增除參數(shù)來排序，然后以排序次序來評估使得頻率誤差歸零到該誤差容許度內(nèi)的調(diào)諧效果功能。
11.如權(quán)利要求1所述的方法，尚包含下列步驟(e)決定該晶體的溫度靈敏度；(f)計(jì)算溫度補(bǔ)償參數(shù)組；及(g)編程在非易失性內(nèi)存內(nèi)所計(jì)算溫度補(bǔ)償參數(shù)組。
12.如權(quán)利要求1所述的方法，其中該數(shù)字調(diào)諧振蕩器也接收模擬調(diào)諧信號。
13.一種用于編程數(shù)字調(diào)諧振蕩器的裝置，包含(a)輸入端，用于接收所期望振蕩器頻率；(b)輸入端，用于接收該數(shù)字調(diào)諧振蕩器的輸出頻率；(c)控制器，用于選擇該振蕩器的多數(shù)調(diào)諧狀態(tài)；(d)計(jì)算機(jī)程序，用于計(jì)算算法的有效參數(shù)，用于根據(jù)在該多數(shù)調(diào)諧狀態(tài)期間所接收該振蕩器的輸出頻率，來轉(zhuǎn)換及調(diào)諧該晶體諧振頻率到該所期望頻率誤差容許度內(nèi)的值；及(e)編程器，用于以所計(jì)算參數(shù)的有效組來編程該振蕩器的非易失性內(nèi)存。
14.如權(quán)利要求13所述的裝置，其中該裝置也接收所期望最大誤差容許度的輸入。
15.如權(quán)利要求13所述的裝置，其中該算法包含具有乘參數(shù)及除參數(shù)用于頻率轉(zhuǎn)換的鎖相回路頻率合成器。
16.如權(quán)利要求13所述的裝置，其中該調(diào)諧狀態(tài)包含在該晶體上電容性負(fù)載的改變。
17.如權(quán)利要求13所述的裝置，其中該計(jì)算機(jī)程序充分分析全部有用參數(shù)來決定該有效參數(shù)。
18.如權(quán)利要求13所述的裝置，其中該調(diào)諧狀態(tài)在以該所計(jì)算參數(shù)來編程該非易失性內(nèi)存前先決定。
19.如權(quán)利要求13所述的裝置，進(jìn)一步包含分離振蕩器編程控制器及計(jì)算裝置，其中該有效參數(shù)組在該計(jì)算裝置及振蕩器編程控制器間通訊。
20.如權(quán)利要求13所述的裝置，其中該晶體大致調(diào)諧。
21.如權(quán)利要求13所述的裝置，其中該晶體的諧振頻率大致以沒有任何最后涂鍍過程調(diào)諧來決定。
22.如權(quán)利要求13所述的裝置，其中該算法包含具有乘參數(shù)及除參數(shù)用于頻率轉(zhuǎn)換的鎖相回路頻率合成法，及其中該有效參數(shù)以計(jì)算機(jī)程序根據(jù)中間調(diào)諧值來計(jì)算，以遞增除參數(shù)來排序，然后以排序次序來評估使得頻率誤差歸零到誤差容許度內(nèi)的調(diào)諧效果的能力。
23.如權(quán)利要求13所述的裝置，進(jìn)一步包含用于決定該晶體溫度靈敏度的裝置及用于計(jì)算溫度補(bǔ)償參數(shù)組的計(jì)算機(jī)程序。
24.一種計(jì)算機(jī)可讀取媒體，包含程序以用于實(shí)施下列步驟(a)接收所期望輸出頻率；(b)決定在晶體諧振頻率上一組數(shù)字調(diào)諧字的調(diào)諧效果；(c)計(jì)算算法的有效參數(shù)，用于根據(jù)該所決定調(diào)諧效果來轉(zhuǎn)換及調(diào)諧該晶體諧振頻率到該所期望頻率誤差容許度內(nèi)的值；及(d)輸出至少一組所計(jì)算有效參數(shù)。
25.一種鎖相回路振蕩器，具有振蕩器晶體、鎖相回路集成電路、用于安裝該振蕩器晶體及鎖相回路集成電路的電路基體及外蓋(cover)，該改良包含在該基體上及外蓋內(nèi)提供電源供給旁路電容器。
26.一種鎖相回路振蕩器，包含振蕩器晶體、鎖相回路電路、溫度補(bǔ)償電路及晶體頻率修整電路在共享密封的封裝內(nèi)。
全文摘要
本發(fā)明提供一種用于可編程數(shù)字調(diào)諧振蕩器的系統(tǒng)及方法。其接收所期望輸出頻率,決定在晶體諧振頻率上的一組數(shù)字調(diào)諧字的調(diào)諧效果,及根據(jù)所決定調(diào)諧效果來計(jì)算算法的用于轉(zhuǎn)換及調(diào)諧晶體諧振頻率到所期望頻率誤差容許度內(nèi)的有效參數(shù)值。有效參數(shù)較佳地根據(jù)中間調(diào)諧值來計(jì)算,以遞增算法的除參數(shù)來排序,然后以排序次序來評估使得頻率誤差歸零到誤差容許度內(nèi)的調(diào)諧效果能力。然后,所計(jì)算參數(shù)的有效值編程到非易失性內(nèi)存內(nèi)。振蕩器控制參數(shù)可保持未編程狀態(tài)直到全部必要的參數(shù)定義為止。因?yàn)檠b置可以以單一步驟來編程,而不用中間預(yù)設(shè)標(biāo)準(zhǔn)晶體頻率,所以不需要最后涂鍍過程。高精確度可以經(jīng)完整可用參數(shù)組來搜尋符合頻率及容許規(guī)范的組而獲得。
文檔編號H03L1/02GK1365541SQ01800649
公開日2002年8月21日 申請日期2001年2月15日 優(yōu)先權(quán)日2000年2月15日
發(fā)明者戴維·J·巴布科克 申請人:卡迪納爾元件股份有限公司