運算放大器的制造方法
【技術領域】
[0001]本發(fā)明涉及一種半導體集成電路，特別是涉及一種運算放大器。
【背景技術】
[0002]運算放大器(Operat1nal Amplifier)在集成電路中被廣泛應用；如圖1所示，是現(xiàn)有運算放大器電路圖；圖1所示的現(xiàn)有運算放大器包括NMOS管麗1、麗2、麗3和MN4組成共源共柵放大電路，NMOS管MNl和MN2作為一對輸入對管并從柵極連接一對差分輸入信號INP和INN ；NM0S管MNO的柵極連接偏置電壓VBl，源漏極連接在NMOS管MNl的源極和地之間用于提供尾電流源；PM0S管MP1、MP2、MP3和MP4作為共源共柵電流源負載連接在電源電壓VDD和共源共柵放大電路之間，輸出端OUT為單端信號輸出端。
[0003]大信號反應和小信號特性都是運算放大器的重要指標之一，在圖1所示的結構中，大信號反應和小信號特性這兩個指標之間是折中關系，為了滿足小信號特性，往往需要降低輸入對的跨導，這會使得現(xiàn)有運算放大器的直流通路較小，在運放輸入端發(fā)生大信號跳變時，會存在直流工作點的建立時間較慢問題。

【發(fā)明內容】

[0004]本發(fā)明所要解決的技術問題是提供一種運算放大器，能加速大信號響應同時保持良好的小信號特性。
[0005]為解決上述技術問題，本發(fā)明提供的運算放大器，包括:共源共柵放大電路，尾電流源，共源共柵電流源負載；所述共源共柵放大電路分為對稱的第一放大路徑和第二放大路徑。所述共源共柵放大電路包括輸入對管和交叉對管；所述輸入對管包括對稱的第一MOS管和第二 MOS管，所述交叉對管包括對稱的第三MOS管和第四MOS管；所述第一 MOS管的柵極和所述第二 MOS管的柵極分別連接差分輸入信號中的一個，所述第三MOS管的柵極連接所述第一 MOS管的柵極，所述第四MOS管的柵極連接所述第二 MOS管的柵極；所述第一MOS管、所述第二 MOS管、所述第三MOS管和所述第四MOS管的源極都連接所述尾電流源；所述第一 MOS管的漏極連接到所述第一放大路徑，所述第二 MOS管的漏極連接到所述第二放大路徑，所述第三MOS管的漏極連接所述第二 MOS管的漏極，所述第四MOS管的漏極連接所述第一 MOS管的漏極；所述第一 MOS管、所述第二 MOS管、所述第三MOS管和所述第四MOS管的跨導分別通過調節(jié)寬長比實現(xiàn)；由所述第一 MOS管和所述第四MOS管為所述第一放大路徑提供直流通路，所述第一 MOS管和所述第四MOS管的跨導和越大，所述第一放大路徑的直流工作點建立時間越短；由所述第二 MOS管和所述第三MOS管為所述第二放大路徑提供直流通路，所述第二 MOS管和所述第三MOS管的跨導和越大，所述第二放大路徑的直流工作點建立時間越短；所述輸入對管和所述交叉對管對所述差分輸入信號的放大正好反相，由所述第一 MOS管和所述第三MOS管的跨導差確定所述運算放大器的小信號特性，所述第一MOS管和所述第三MOS管的跨導差越小所述運算放大器的小信號特性越好。
[0006]進一步的改進是，所述共源共柵放大電路還包括第五MOS管和第六MOS管。
[0007]所述第五MOS管位于所述第一放大路徑中，所述第五MOS管的源極連接所述第一MOS管的漏極，所述第五MOS管的漏極連接所述共源共柵電流源負載。所述第六MOS管位于所述第二放大路徑中，所述第六MOS管的源極連接所述第二 MOS管的漏極，所述第六MOS管的漏極連接所述共源共柵電流源負載。所述第五MOS管和所述第六MOS管的柵極都連接第一偏置電壓。
[0008]進一步的改進是，所述第一 MOS管、所述第二 MOS管、所述第三MOS管和所述第四MOS管都為NMOS管。
[0009]進一步的改進是，所述第一 MOS管、所述第二 MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管和所述第六MOS管都為NMOS管。
[0010]進一步的改進是，所述尾電流源由第七MOS管組成，所述第七MOS管為NMOS管，所述第七MOS管的源極接地、漏極連接所述第一 MOS管的源極，所述第七MOS管的柵極連接第二偏置電壓。
[0011]進一步的改進是，所述共源共柵電流源負載包括對稱的第八MOS管和第九MOS管以及對稱的第十MOS管和第^^一 MOS管，所述第八MOS管、所述第九MOS管、所述第十MOS管和所述第十一 MOS管都是PMOS管；所述第八MOS管和所述第九MOS管的源極都接電源電壓，所述第八MOS管的柵極、所述第九MOS管的柵極和所述第十MOS管的漏極連接在一起且連接到所述第一放大路徑；所述第八MOS管的漏極連接所述第十MOS管的源極，所述第九MOS管的漏極連接所述第十一 MOS管的源極，所述第十MOS管和所述第十一 MOS管的柵極都連接第三偏置電壓；所述第十一 MOS管的漏極連接所述第二放大路徑并作為單端信號輸出端。
[0012]本發(fā)明通過在共源共柵放大電路中增加一對和輸入對管相交叉的交叉對管，由于輸入對管和交叉對管的MOS管都是對稱設置的，故通過輸入對管的一個MOS管和交叉對管的一個MOS管的跨導和的設定能夠設定共源共柵放大電路的放大路徑的直流通路大小；而通過輸入對管的一個MOS管和交叉對管的一個MOS管的跨導差的設定能夠設定運算放大器的小信號特性；相對于現(xiàn)有技術中大信號反應和小信號特性這兩個指標之間必須折中，本發(fā)明能夠實現(xiàn)對大信號響應和小信號特性分開調節(jié)，從而能實現(xiàn)加速大信號響應同時保持良好的小信號特性。
【附圖說明】
[0013]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0014]圖1是現(xiàn)有運算放大器電路圖；
[0015]圖2是本發(fā)明實施例運算放大器電路圖；
[0016]圖3本發(fā)明實施例和現(xiàn)有運算放大器輸出隨輸入的響應的仿真比較圖。
【具體實施方式】
[0017]如圖2所示，是本發(fā)明實施例運算放大器電路圖；本發(fā)明實施例運算放大器，包括:共源共柵放大電路，尾電流源，共源共柵電流源負載；所述共源共柵放大電路分為對稱的第一放大路徑和第二放大路徑。
[0018]所述共源共柵放大電路包括輸入對管和交叉對管。
[0019]所述輸入對管包括對稱的第一 MOS管Ml和第二 MOS管M2，所述交叉對管包括對稱的第三MOS管M3和第四MOS管M4。
[0020]所述第一MOS管Ml的柵極和所述第二MOS管M2的柵極分別連接差分輸入信號INP和INN中的一個，圖2中信號INP接所述第一 MOS管Ml的柵極、信號INN接所述第二 MOS管M2的柵極。所述第三MOS管M3的柵極連接所述第一 MOS管Ml的柵極，所述第四MOS管M4的柵極連接所述第二 MOS管M2的柵極。
[0021]所述第一 MOS管Ml、所述第二 MOS管M2、所述第三MOS管M3和所述第四MOS管M4的源極都連接所述尾電流源。
[0022]所述第一 MOS管Ml的漏極連接到所述第一放大路徑，所述第二 MOS管M2的漏極連接到所述第二放大路徑，所述第三MOS管M3的漏極連接所述第二 MOS管M2的漏極，所述第四MOS管M4的漏極連接所述第一 MOS管Ml的漏極。
[0023]所述第一 MOS管Ml、所述第二 MOS管M2、所述第三MOS管M3和所述第四MOS管M4的跨導分別通過調節(jié)寬長比實現(xiàn)。由于所述第一 MOS管Ml和所述第二 MOS管M2對稱，故所述第一 MOS管Ml和所述第二 MOS管M2的寬長比相同，跨導也相同。由于所述第三MOS管M3和所述第四MOS管M4對稱，故所述第三MOS管M3和所述第四MOS管M4的寬長比相同，跨導也相同。
[0024]由所述第一 MOS管Ml和所述第四MOS管M4為所述第一放大路徑提供直流通路，所述第一 MOS管Ml和所述第四MOS管M4的跨導和越大，所述第一放大路徑的直流工作點建立時間越短；由所述第二 MOS管M2和所述第三MOS管M3為所述第二放大路徑提供直流通路，所述第二 MOS管M2和所述第三MOS管M