內(nèi)置靜電保護(hù)器件的高速輸出電路的制作方法
【專利說(shuō)明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路設(shè)計(jì)領(lǐng)域，特別涉及一種內(nèi)置靜電保護(hù)器件的高速輸出電路?！尽颈尘凹夹g(shù)】】
[0002]高速輸出電路不但需要支持高速信號(hào)傳輸，還需要具有ESD (EIectro-Staticdischarge)保護(hù)功能。傳統(tǒng)的高速輸出電路可以滿足這兩個(gè)功能，但是他需要加一對(duì)面積較大的靜電保護(hù)二極管D10_N/D10_P。
[0003]圖1示出了現(xiàn)有的高速輸出電路的電路圖。如圖1所示，所述輸出電路包括PMOS (P-channel Metal Oxide Semiconductor)晶體管MP10、NM0S (N-channel Metal OxideSemiconductor)晶體管 MN10、電阻 R1P、電阻 R1N、二極管 D10_P、二極管 D10_N。晶體管 MPlO的源極接電源端，其漏極通過(guò)電阻RlP與輸出端PAD相連，晶體管麗10的源極接接地端，其漏極通過(guò)電阻RlN與輸出端PAD相連。二極管D10_P的正極與輸出端PAD相連，負(fù)極接電源端。二極管D10_N的負(fù)極與輸出端PAD相連，正極接地。
[0004]電阻R1P、電阻RlN可以用來(lái)提高輸出阻抗線性度，由于電阻R1P、RlN的存在，那么晶體管MP10、MN10會(huì)一直處于線性區(qū)域，這樣輸出阻抗的線性度會(huì)提高。二極管D10_P、D10_N是輸出電路的ESD回路。舉例說(shuō)明，當(dāng)輸出端PAD上有很大的靜電電壓時(shí)，那它會(huì)通過(guò)二極管D10_P或D10_N迅速放掉，從而達(dá)到保護(hù)內(nèi)部電路的目的。
[0005]圖2是圖1中的PMOS晶體管MP10、電阻RlP和二極管D10_P的物理橫截面示意圖。在P型襯底上形成有N阱16和N阱23，在N阱16中形成了晶體管MP10，在N阱23中形成了二極管D10_P。
[0006]在N阱16中形成有P+有源區(qū)12和13，其中P+有源區(qū)12作為源極，連接至電源端，P+有源區(qū)13作為漏極，其通過(guò)電阻RlP連接至輸出端PAD。形成在N阱16中的N+區(qū)作為襯體連接區(qū)，連接至電源端。柵極14和柵氧層15。
[0007]在N阱23中形成有P+區(qū)21，該P(yáng)+區(qū)21作為二極管的正極與輸出端PAD相連。在N阱23中形成有N+區(qū)22，該N+區(qū)22作為二極管的負(fù)極與電源端相連。
[0008]在正常情況下，二極管010_?是截止的，處于反向偏置狀態(tài)。在ESD情況發(fā)生時(shí)，輸出端PAD上會(huì)有一個(gè)2000V或者更高的電壓，二極管D10_P就會(huì)形成正向偏置，二極管的正向?qū)ǖ碾娏魇侵笖?shù)型的，所以會(huì)產(chǎn)生一個(gè)很大的瞬間靜電泄放電流從二極管010_?流過(guò)，從而泄放掉輸出端PAD上的高電壓，完成ESD保護(hù)功能。然而，這個(gè)輸出電路需要一個(gè)較大面積的二極管器件，它增加了芯片面積、同時(shí)會(huì)增加輸出電容，輸出電容帶來(lái)的直接危害是輸出電路需要驅(qū)動(dòng)更大的負(fù)載，以至于輸出電路的工作頻率降低。
[0009]因此，有必要提供一種改進(jìn)的技術(shù)方案來(lái)克服上述問(wèn)題。
【
【發(fā)明內(nèi)容】
】
[0010]本發(fā)明的目的在于提供一種高速輸出電路，其具有內(nèi)置的靜電保護(hù)器件，這樣不但降低了芯片面積，還降低輸出電容值。
[0011]為了解決上述問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供一種輸出電路，其包括:輸出端；連接于電源端和所述輸出端之間的第一輸出單元，其包括晶體管MP1、晶體管MPO和電阻RP，其中晶體管MPO的源極與電源端相連，晶體管MPO的漏極通過(guò)電阻RP與所述輸出端相連，晶體管MPl的源極與電源端相連，晶體管MPl的漏極直接所述輸出端相連；連接于接地端和所述輸出端之間的第二輸出單元，其包括晶體管麗1、晶體管MNO和電阻RN，其中晶體管MNO的源極與接地端相連，晶體管MNO的漏極通過(guò)電阻RN與所述輸出端相連，晶體管MPl的源極與接地端相連，晶體管MNl的漏極直接所述輸出端相連。
[0012]進(jìn)一步的，晶體管MPl的柵極與晶體管MPO的柵極相連，它們接收第一輸出控制信號(hào)，晶體管麗I的柵極與晶體管MNO的柵極相連，它們接收第二輸出控制信號(hào)。
[0013]進(jìn)一步的，晶體管MPl和MPO為PMOS晶體管，晶體管MNl和MNO為NMOS晶體管，在第一輸出控制信號(hào)為高電平時(shí)，晶體管MPl和MPO截止，在第一輸出控制信號(hào)為低電平時(shí)，晶體管MPl和MPO導(dǎo)通，在第二輸出控制信號(hào)為高電平時(shí)，晶體管麗I和麗O導(dǎo)通，在第二輸出控制信號(hào)為低電平時(shí)，晶體管麗I和MNO截止。
[0014]進(jìn)一步的，在第一輸出控制信號(hào)和第二輸出控制信號(hào)的控制下，晶體管MPl導(dǎo)通時(shí)，晶體管麗I截止，晶體管麗I導(dǎo)通時(shí)，晶體管MPl截止。
[0015]進(jìn)一步的，在所述晶體管MPl中存在有第一寄生二極管，第一寄生二極管的正極與輸出端相連，負(fù)極與電源端相連，在輸出端上存在正靜電時(shí)，靜電泄放電流由輸出端通過(guò)所述晶體管MPl的第一寄生二極管流至電源端，在所述晶體管MNl中存在有第二寄生二極管，該第二寄生二極管的負(fù)極與輸出端相連，正極與接地端相連，在輸出端上存在負(fù)靜電時(shí)，靜電泄放電流由接地端通過(guò)所述晶體管MNl的第二寄生二極管流至輸出端。
[0016]進(jìn)一步的，電阻RP和電阻RN的電阻均大于200歐姆。
[0017]進(jìn)一步的，晶體管MPl和MPO的襯體接電源端，晶體管麗I和MNO的襯體接接地端。
[0018]與現(xiàn)有技術(shù)相比，本發(fā)明中的晶體管MPl和MNl在正常工作時(shí)用于形成輸出信號(hào)，在發(fā)生靜電時(shí)還兼做靜電保護(hù)器件，這樣不需要設(shè)置額外的二極管用于靜電保護(hù)，從而不僅降低了芯片面積，還降低輸出電容值，提高了輸出頻率。
【【附圖說(shuō)明】】
[0019]為了更清楚地說(shuō)明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0020]圖1為現(xiàn)有具有靜電保護(hù)器件的輸出電路的電路示意圖；
[0021]圖2是圖1中的PMOS晶體管MP10、電阻RlP和二極管D10_P的物理橫截面示意圖；
[0022]圖3為本發(fā)明中的高速輸出電路在一個(gè)實(shí)施例中的電路示意圖；
[0023]圖4為圖3中的PMOS晶體管MPl的物理橫截面示意圖。
【【具體實(shí)施方式】】
[0024]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
[0025]圖3為本發(fā)明中的高速輸出電路在一個(gè)實(shí)施例中的電路示意圖，該高速輸出電路內(nèi)置有靜電保護(hù)器件，不需要額外設(shè)置二極管作為靜電保護(hù)器件。
[0026]如圖3所示，所述輸出電路300包括輸出端PAD、連接于電源端vdd和所述輸出端PAD之間的第一輸出單元310和連接于接地端gnd和所述輸出端PAD之間的第二輸出單元320。在一個(gè)實(shí)施例中，所述輸出電路300位于一個(gè)晶片內(nèi)，所述輸出端PAD可以作為該晶片的一個(gè)輸出引腳。
[0027]所述第一輸出單