用于畸變信號的校正的集成電路模塊的制作方法
【技術領域】
[0001] 本發(fā)明涉及集成電路，具體地，涉及一種用于畸變信號的校正的集成電路模塊。
【背景技術】
[0002] 目前國內(nèi)的畸變信號校正電路多采用傳統(tǒng)的PCB板及分立器件制作而成，電路集 成比較低，且電路的面積、體積較大，那么設計一種電路面積、體積小、高集成度的畸變信號 校正電路成為一種亟需解決的問題。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的是克服現(xiàn)有技術中的集成電路模塊精度相對較低的問題，提供一種 用于畸變信號的校正的集成電路模塊，該集成電路模塊面積體積小，集成度高。
[0004] 為了實現(xiàn)上述目的，本發(fā)明提供了一種用于畸變信號的校正的集成電路模塊，該 集成電路模塊包括：電路器件、陶瓷基板、金屬可伐殼體以及蓋板，其中，所述電路器件粘接 到所述陶瓷基板上，所述陶瓷基板固定于所述金屬可伐殼體，所述蓋板固接于所述金屬可 伐殼體，以將所述電路器件和陶瓷基板密封于所述金屬可伐殼體中。
[0005] 優(yōu)選地，所述陶瓷基板為A1203陶瓷材料。
[0006] 優(yōu)選地，所述電路器件包括依次連接的運算放大電路、乘法運算電路和加法運算 電路，其中，原始畸變信號的第一信號和第二信號依次經(jīng)過所述運算放大電路、乘法運算電 路和加法運算電路以實現(xiàn)所述原始畸變信號的矯正，所述加法運算電路輸出所述第一校正 信號和所述第二矯正信號。
[0007] 優(yōu)選地，所述運算放大電路包括：第一放大器，其中，所述第一放大器的第一引腳 和第八引腳空接；
[0008] 所述第一放大器的第二引腳通過第二電阻連接于所述第二信號輸入端，所述第一 放大器的第二引腳和第六引腳之間并聯(lián)有第十電阻和第二電容；
[0009] 所述第一放大器的第三引腳通過第四電阻接地；
[0010] 所述第一放大器的第四引腳連接負電壓電源且通過第十電容接地；
[0011] 所述第一放大器的第七引腳連接正電壓電源且通過第十二電容接地；
[0012] 所述第一放大器的第五引腳通過第十一電容連接于所述正電壓電源；
[0013] 所述第一放大器的第六引腳為所述第一放大器的輸出端，以輸出第二放大信號。
[0014] 優(yōu)選地，所述運算放大電路還包括：第四放大器，其中，所述第四放大器的第一引 腳和第八引腳空接；
[0015] 所述第四放大器的第二引腳通過第二電阻連接于所述第一信號輸入端，所述第四 放大器的第二引腳和第六引腳之間并聯(lián)有第九電阻和第一電容；
[0016] 所述第四放大器的第三引腳通過第四電阻接地；
[0017] 所述第四放大器的第四引腳連接負電壓電源且通過第七電容接地；
[0018] 所述第四放大器的第七引腳連接正電壓電源且通過第九電容接地；
[0019] 所述第四放大器的第五引腳通過第八電容連接于所述正電壓電源；
[0020] 所述第四放大器的第六引腳為所述第四放大器的輸出端，以輸出第一放大信號。
[0021] 優(yōu)選地，所述乘法運算電路包括：第二乘法器，所述第二乘法器的兩個輸入端都連 接于所述第一放大器的輸出端以得到第二平方信號；
[0022] 第三乘法器，所述第三乘法器的兩個輸入端分別連接于所述第二乘法器和所述第 二信號輸入端以得到第二三次方信號；
[0023] 第五乘法器，所述第五乘法器的兩個輸入端分別連接于所述第四放大器的輸出 端和所述第一放大器的輸出端；
[0024] 第六乘法器，所述第六乘法器的兩個輸入端分別連接于所述第二乘法器的輸出端 和所述第一信號輸入端；
[0025] 第七乘法器，所述第七乘法器的兩個輸入端都連接于所述第四放大器的輸出端以 得到第一平方信號；
[0026] 第八乘法器，所述第八乘法器的兩個出入端分別連接于所述第七乘法器的輸出端 和所述第二信號輸入端；
[0027] 第九乘法器，所述第九乘法器的兩個出入端分別連接于所述第七乘法器的輸出端 和所述第一信號輸入端以得到第一三次方信號。
[0028] 優(yōu)選地，所述加法運算電路包括：第十放大器，所述第十放大器的第一引腳和第八 引腳空接，所述第十放大器的第三引腳通過第五電阻接地，所述第十放大器的第二引腳通 過第十五電阻連接于所述第五乘法器的輸出端且通過第十六電阻連接于所述第六乘法器 的輸出端，所述第十放大器的第二引腳和第六引腳之間還并聯(lián)有第十一電阻和第三電容， 所述第十放大器的第四引腳連接所述負電壓電源且通過第二十七電容接地，所述第十放大 器的第七引腳連接所述正電壓電源且通過第二十九電容接地；所述第十放大器的第五引腳 通過第二十八電容連接于所述正電壓電源。
[0029] 優(yōu)選地，所述加法運算電路還包括：第十一放大器，所述第十一放大器的第一引腳 和第八引腳空接，所述第十一放大器的第三引腳通過第六電阻接地，所述第十一放大器的 第二引腳通過第十七電阻連接于所述第十放大器的第六引腳，所述第十一放大器的第二引 腳通過第十八電阻連接于第四放大器的第六引腳，所述第十一放大器的第二引腳還通過第 十九電阻連接于所述第九乘法器的輸出端；所述第十一放大器的第二引腳和第六引腳之 間還并聯(lián)有第十二電阻和第四電容，所述第六引腳為所述第一矯正信號的輸出端，所述第 十一放大器的第四引腳連接所述負電壓電源且通過第三十電容接地，所述第十一放大器 的第七引腳連接于所述正電壓電源且通過第三十二電容接地；所述第十一放大器的第五引 腳通過第三十一電容連接于所述正電壓電源。
[0030] 優(yōu)選地，所述加法運算電路還包括：
[0031] 第十二放大器，所述第十二放大器的第一引腳和第八引腳空接，所述第十二放大 器的第三引腳通過第七電阻接地，所述第十二放大器的第二引腳通過第二十電阻連接于所 述第一放大器的第六引腳，所述第十二放大器的第二引腳通過第二十一電阻連接于所述第 三乘法器的輸出端，所述第十二放大器的第二引腳還通過第二十二電阻連接于所述第七乘 法器的輸出端，所述第十二放大器的第二引腳和第六引腳之間還并聯(lián)有第十三電阻和第五 電容，所述第十二放大器的第四引腳連接所述負電壓電源且通過第三十三電容接地，所述 第十二放大器的第七引腳連接所述正電壓電源且通過第三十五電容接地；所述第十二放大 器的第五引腳通過第三十四電容連接于所述正電壓電源。
[0032] 優(yōu)選地，所述加法運算電路還包括：第十三放大器，所述第十三放大器的第一引腳 和第八引腳空接，所述第十三放大器的第三引腳通過第八電阻接地，所述第十三放大器的 第二引腳通過第二十三電阻連接于所述第十二放大器的第六引腳，所述第十三放大器的第 二引腳通過第二十四電阻連接于所述第二乘法器的輸出端，所述第十三放大器的第二引腳 還通過第二十五電阻連接于所述第八乘法器的輸出端；所述第十三放大器的第二引腳和 第六引腳之間還并聯(lián)有第十四電阻和第六電容，所述第六引腳為所述第二矯正信號的輸出 端，所述第十三放大器的第四引腳連接所述負電壓電源且通過第三十六電容接地，所述第 十三放大器的第七引腳連接于所述正電壓電源且通過第三十八電容接地；所述第十三放大 器的第五引腳通過第三十七電容連接于所述正電壓電源。
[0033] 通過上述實施方式，本發(fā)明的集成電路模塊體積小，為整個系統(tǒng)減小體積提供了 空間，本發(fā)明采用混合集成電路技術將運算放大器、乘法器等分離器件封裝在同一個金屬 管殼內(nèi)。
[0034] 本發(fā)明的其他特征和優(yōu)點將在隨后的【具體實施方式】部分予以詳細說明。
【附圖說明】