專(zhuān)利名稱(chēng)：環(huán)狀振蕩電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及形成在半導(dǎo)體集成電路內(nèi)的環(huán)狀振蕩電路，例如為EEPROM的升壓電路等提供高頻時(shí)鐘脈沖信號(hào)而使用的環(huán)狀振蕩電路。
這種先有的環(huán)狀振蕩電路的構(gòu)成如圖8所示，CMOS倒相器電路11按奇數(shù)段串聯(lián)連接，在各段間結(jié)點(diǎn)和接地結(jié)點(diǎn)之間連接有電容器12，最后段的倒相器電路11的輸出信號(hào)被反饋到初段倒相器電路的輸入結(jié)點(diǎn)。
上述環(huán)狀振蕩電路的動(dòng)作，因?yàn)槭潜娝苤?，所以省略其說(shuō)明，而振蕩頻率由在各段間的電容器12的容量C和CMOS倒相器電路11的導(dǎo)通電阻R的時(shí)間常數(shù)CR決定。
但是，上述CMOS倒數(shù)器電路11的導(dǎo)通電阻R，因?yàn)樵诤艽蟪潭壬弦蕾?lài)于CMOS倒相器電路11的電源電壓、閾值以及溫度，所以環(huán)狀振蕩電路的振蕩頻率依賴(lài)于上述電源電壓以及CMOS倒相器11的閾值，波動(dòng)度很大。
如上所述，先有的使用CMOS倒相器電路的環(huán)狀振蕩電路存在著振蕩頻率隨著電源電壓及CMOS倒相器電路的閾值以及溫度有很大波動(dòng)這一問(wèn)題。
本發(fā)明就是為了解決上述問(wèn)題而提出的，其目的是提供能夠減輕振蕩頻率對(duì)所使用電源電壓以及CMOS倒相器電路的閾值和溫度的依賴(lài)性，能夠抑制振蕩頻率波動(dòng)的環(huán)狀振蕩電路。
本發(fā)明的環(huán)狀振蕩電路具有以下特征具有奇數(shù)段串聯(lián)連接的CMOS倒相器電路;具有分別連接在此奇數(shù)段CMOS倒相器電路的各段間結(jié)點(diǎn)和接地結(jié)點(diǎn)之間，將依賴(lài)于前述CMOS倒相器電路的動(dòng)作電源電壓的所規(guī)定的電位提供給柵極的MOS晶體管以及電容器串聯(lián)連接的串聯(lián)電路;具有將前述奇數(shù)段的CMOS倒相器電路的最后段的輸入信號(hào)反饋到初段的輸入結(jié)點(diǎn)的反饋回路。
串聯(lián)電路的MOS晶體管的導(dǎo)通電阻依賴(lài)于CMOS倒相器電路的動(dòng)作電源電壓的變化而變化，由此，使變化的影響波及到在各段間的電容器的容量C和CMOS倒相器電路的導(dǎo)通電阻R的時(shí)間常數(shù)CR。
即，CMOS倒相器電路的動(dòng)作電源電壓Vcc例如隨著其降低，CMOS倒相器電路的導(dǎo)通電阻R增加，時(shí)間常數(shù)CR中的R增大，然而MOS晶體管的導(dǎo)通電阻也增大，等效地使時(shí)間常數(shù)CR中的C減小。這樣一來(lái)，因?yàn)樯鲜鯮的增大部分被抵消，所述時(shí)間常數(shù)CR對(duì)電源電壓Vcc的依賴(lài)性，進(jìn)而，振蕩頻率對(duì)電源電壓Vcc的依賴(lài)性減輕，從而振蕩頻率的波動(dòng)得到控制。
另外，例如即使在由于制造方法引起的誤差使CMOS倒相器電路的閾值例如升高的情況下，CMOS倒相器電路的導(dǎo)通電阻R增加，時(shí)間常數(shù)CR中的R增大，而因?yàn)镸OS晶體管的導(dǎo)通電阻也增大，可以等效地使時(shí)間常數(shù)CR中的C減小，所以時(shí)間常數(shù)對(duì)CMOS倒相器電路的閾值的依賴(lài)性減輕，振蕩頻率的波動(dòng)度得到抑制。


圖1是本發(fā)明第1實(shí)施例的環(huán)狀振蕩電路的電路圖。
圖2是圖1中CMOS倒相器電路一例的電路圖。
圖3是圖1的環(huán)狀振蕩電路的變形例的電路圖。
圖4是圖1的環(huán)狀振蕩電路的另一變形例的電路圖。
圖5是圖1的環(huán)狀振蕩電路的又一變形例的電路圖。
圖6是本發(fā)明第二實(shí)施例的環(huán)狀振蕩電路的電路圖。
圖7是圖6的環(huán)狀振蕩電路的變形例的電路圖。
圖8是先有的環(huán)狀振蕩電路的電路圖。
符號(hào)說(shuō)明11是CMOS倒相器電路P1、P2是PMOS晶體管N1、N2是NMOS晶體管12是電容器13是串聯(lián)電路R1、R2是電阻元件
14是電源電壓分壓電路15是反饋回路以下，參照附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施例。
圖1展示了涉及本發(fā)明一實(shí)施例的環(huán)狀振蕩電路。
在此環(huán)狀振蕩電路中，奇數(shù)段串聯(lián)連接的、CMOS倒相器電路11，例如如圖2所示那樣，分別是由PMOS晶體管P1和NMOS晶體管N1串聯(lián)連接構(gòu)成，上述兩個(gè)晶體管的各柵極作為輸入結(jié)點(diǎn)，上述兩個(gè)晶體管的各漏極作為輸出結(jié)點(diǎn)，電源電壓Vcc提供給上述PMOS晶體管P1的源極，上述NMOS晶體管N1的源極與接地電位Vss結(jié)點(diǎn)連接。
在此奇數(shù)段的CMOS倒相器電路11的各段間結(jié)點(diǎn)和接地結(jié)點(diǎn)之間，分別連接著由NMOS晶體管N2和電容器12串聯(lián)構(gòu)成的串聯(lián)電路13。從由電阻元件R1和R2將前述電源電壓Vcc分壓的電源分壓電路，把分壓電壓提供給上述NMOS晶體管N2的柵極。進(jìn)而，使前述奇數(shù)段的CMOS倒相器電路11的最后段的輸出信號(hào)反饋到最初段的輸入結(jié)點(diǎn)就形成了反饋回路15。
在上述構(gòu)成的環(huán)狀振蕩電路中，如果設(shè)NMOS晶體管N2的導(dǎo)通電阻為0，則振蕩頻率與先有的環(huán)狀振蕩電路一樣，由位于各段間的電容器12的容量C和CMOS倒相器電路11的導(dǎo)通電阻R的時(shí)間常數(shù)CR決定。但是，串聯(lián)電路的MOS晶體管N2的導(dǎo)通電阻依賴(lài)于CMOS倒相器電路11的動(dòng)作電源電壓的變化而變化，因而其影響波及到上述時(shí)間常數(shù)CR。
即，電源電壓例如隨著其下降，CMOS倒相器電路11的導(dǎo)通電阻R增加;時(shí)間常數(shù)CR中的R增大，而NMOS晶體管N2的導(dǎo)通電阻也增大，等效地使時(shí)間常數(shù)CR中的C減小。由此，因?yàn)樯鲜鯮的增大部分被抵消，所以，時(shí)間常數(shù)CR對(duì)電源電壓Vcc的依賴(lài)性，進(jìn)而，振蕩頻率對(duì)電源電壓Vcc的依賴(lài)性減輕，振蕩頻率的波動(dòng)度得到抑制。
另外，例如即使在由制造方法誤差等使前述CMOS倒相器電路11的閾值例如升高的情況下，也與上述電源電壓Vcc的降低一樣，CMOS倒相器電路11的導(dǎo)通電阻R增加，時(shí)間常數(shù)CR中的R增大，而NMOS晶體管N2的導(dǎo)通電阻也增大，等效地使時(shí)間常數(shù)CR中的C減小。由此，因?yàn)樯鲜鯮的增大部分被抵消所以時(shí)間常數(shù)CR對(duì)CMOS倒相器電路11的閾值的依賴(lài)性，進(jìn)而，振蕩頻率對(duì)CMOS倒相器電路11的閥值的依賴(lài)性減輕，振蕩頻率的波動(dòng)度得到抑制。進(jìn)而，即使在溫度升高了的情況下，CMOS倒相器電路11的導(dǎo)通電阻R增加，時(shí)間常數(shù)CR中的R增大，而因?yàn)镹MOS晶體管N2的導(dǎo)通電阻也增大，等效地使時(shí)間常數(shù)CR中的C減小，所以時(shí)間常數(shù)CR對(duì)溫度的依賴(lài)性減輕，振蕩頻率的波動(dòng)度得到抑制。
上述的振蕩頻率對(duì)電源電壓Vcc和CMOS倒相電路11的閾值以及溫度的依賴(lài)性，可以由電源電壓分壓電路14的電壓分壓比、CMOS倒相器電路11的柵極的柵極脈沖輸入量和電容器12的容量的相對(duì)比值的變化來(lái)控制。
另外，即使如上所述附加NMOS晶體管N2，和現(xiàn)有技術(shù)的環(huán)狀振蕩電路比，元件數(shù)、結(jié)構(gòu)面積以及功率消耗的增大是微不足道的。
進(jìn)而，在上述實(shí)施例中，是由電源電壓分壓電路14向NMOS晶體管N2的柵極提供分壓電壓，而取而代之，如圖3所示，即使改為直接提供電源電壓Vcc，也可以得到和上述實(shí)施例同樣的結(jié)果。
另外，如圖4或圖5所示，即使改用PMOS晶體管P2代替前述NMOS晶體管N2，將電源分壓電路14的分壓電壓或接地電位提供給其柵極，也可以得到和上述實(shí)施例同樣的效果。
圖6是本發(fā)明第二實(shí)施例的環(huán)狀振蕩電路。
此環(huán)狀振蕩電路，與圖1所示的環(huán)狀振蕩電路對(duì)應(yīng)，附加NMOS晶體管N2和PMOS晶體管P2的并聯(lián)電路，將電源電壓分壓電路14的分壓電壓提供給這些NMOS晶體管N2的柵極以及PMOS晶體管P2的柵極。
即使具有這樣的構(gòu)成，由于和前述實(shí)施例有著同樣的動(dòng)作原理，所以可以得到與前述實(shí)施例同樣的效果。
進(jìn)而，如圖7所示，即使改為向圖6中的NMOS晶體管N2的柵極提供電源電壓Vcc，向PMOS晶體管P2的柵極提供接地電位，也可以得到和上述實(shí)施例同樣的效果。另外，在本申請(qǐng)權(quán)利要求的各構(gòu)成要素處使用的圖面參照符號(hào)，是為了容易理解本發(fā)明而設(shè)置的，并不是要把本發(fā)明的技術(shù)性范圍限定在圖示的實(shí)施例。
如果采用如上所述的本發(fā)明的環(huán)狀振蕩電路，則可以減輕振蕩頻率對(duì)所使用電源電壓以及CMOS倒相器電路的閾值以及溫度的依賴(lài)性，并可以抑制振蕩頻率的波動(dòng)度。
權(quán)利要求
1.一種環(huán)狀振蕩電路，其特征在于，它包括CMOS倒相器電路(11)，以奇數(shù)段串聯(lián)連接；MOS晶體管(M2)以及電容器(12)串聯(lián)連接的串聯(lián)電路(13)，分別連接在此奇數(shù)段的CMOS倒相器電路的各段間結(jié)點(diǎn)和接地結(jié)點(diǎn)間，將依賴(lài)于前述CMOS倒相器電路的動(dòng)作電源電壓的所規(guī)定電壓提供給MOS晶體管的柵極；反饋回路(15)，將前述奇數(shù)段的CMOS倒相器電路的最后段的輸出信號(hào)反饋至最初段的輸入結(jié)點(diǎn)。
全文摘要
一種環(huán)狀振蕩電路，包括CMOS倒相的電路11，以奇數(shù)段串聯(lián)連接；MOS晶體管N2以及電容器12串聯(lián)連接的串聯(lián)電路13，分別連接在此奇數(shù)段的CMOS倒相器電路的各段間結(jié)點(diǎn)和接地結(jié)點(diǎn)間，將依賴(lài)于CMOS倒相器電路的動(dòng)作電源電壓的所規(guī)定電位提供給MOS晶體管的柵極；反饋回路15，將奇數(shù)段的CMOS倒相器電路的最后段的輸出信號(hào)反饋至初段的輸入結(jié)點(diǎn)。該振蕩電路能抑制振蕩頻率的波動(dòng)。
文檔編號(hào)H03K3/011GK1108827SQ9510044
公開(kāi)日1995年9月20日 申請(qǐng)日期1995年2月28日 優(yōu)先權(quán)日1994年2月28日
發(fā)明者森下賢, 高瀨英樹(shù) 申請(qǐng)人:株式會(huì)社東芝, 東芝微電子公司