一種功耗可配置的振蕩電路處理電路及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種功耗可配置的振蕩電路處理電路及方法。
【背景技術(shù)】
[0002]OTP (動(dòng)態(tài)令牌產(chǎn)品)在客戶使用之前要完成設(shè)計(jì)和生產(chǎn)測(cè)試。設(shè)計(jì)階段需要滿足動(dòng)態(tài)令牌系統(tǒng)的低功耗要求。測(cè)試階段則需要降低測(cè)試成本。動(dòng)態(tài)令牌系統(tǒng)在生產(chǎn)的時(shí)候需要經(jīng)過復(fù)雜的運(yùn)行程序燒寫流程和相關(guān)產(chǎn)品的性能測(cè)試等相關(guān)測(cè)試。測(cè)試流程中需要重復(fù)對(duì)令牌系統(tǒng)上電掉電，每次上電需要系統(tǒng)中的MCU芯片晶振起振穩(wěn)定之后才能通過上位機(jī)發(fā)送對(duì)應(yīng)的命令進(jìn)行后續(xù)的測(cè)試。
[0003]動(dòng)態(tài)令牌系統(tǒng)的出貨量很大，生產(chǎn)過程中需要經(jīng)過復(fù)雜的測(cè)試環(huán)節(jié)，而現(xiàn)在人工和時(shí)間成本也在逐步提高，所以在電子產(chǎn)品的多步驟生產(chǎn)流程中，縮短各個(gè)生產(chǎn)環(huán)節(jié)的時(shí)間就是降低產(chǎn)品的成本，企業(yè)管控此環(huán)節(jié)除了依靠優(yōu)化管理環(huán)節(jié)，同時(shí)也依賴電子產(chǎn)品的性能參數(shù)。例如:產(chǎn)品在測(cè)試過程中需要不斷的上電，掉電操作，如果從上電到系統(tǒng)能夠正常測(cè)試的時(shí)間能夠縮短，即可以通過降低對(duì)應(yīng)的測(cè)試時(shí)間來降低測(cè)試的成本。
[0004]現(xiàn)有的OTP (動(dòng)態(tài)令牌產(chǎn)品)產(chǎn)品是一種超低功耗的電池供電的密碼器，系統(tǒng)內(nèi)的通用MCU芯片負(fù)責(zé)處理系統(tǒng)的控制邏輯。MCU芯片包含下面幾個(gè)模塊:CPU(中央處理器)，時(shí)鐘管理模塊，復(fù)位管理模塊，存儲(chǔ)器單元，按鍵接口單元，段碼屏顯示單元，實(shí)時(shí)時(shí)鐘單元，定時(shí)器等其他外設(shè)接口單元，如圖1所示。動(dòng)態(tài)令牌要求在電池供電的時(shí)候能運(yùn)行5年時(shí)間。令牌工作主要分為兩類工作模式:深度休眠模式和運(yùn)行模式。令牌系統(tǒng)在深度休眠狀態(tài)的時(shí)候，功耗小于0.Sua ;令牌系統(tǒng)在運(yùn)行的時(shí)候，功耗小于10ua ;令牌系統(tǒng)深度休眠的時(shí)候消耗的功耗主要有32K晶振的振蕩功耗，MCU芯片的喚醒邏輯消耗的功耗，處于深度休眠模塊的漏電流消耗的功耗。
[0005]現(xiàn)有的MCU芯片的供電系統(tǒng)和時(shí)鐘系統(tǒng)如圖2所示，在令牌系統(tǒng)進(jìn)入深度休眠模式的時(shí)候，需要工作的電路:低速振蕩電路、電壓轉(zhuǎn)換電路、邏輯電路中的喚醒邏輯(邏輯電路包含喚醒邏輯和其他工作電路邏輯)。電壓轉(zhuǎn)換電路和低速振蕩電路是決定休眠模式下系統(tǒng)功耗的關(guān)鍵。電壓轉(zhuǎn)換電路需要電路本身漏電低同時(shí)高效的實(shí)現(xiàn)電壓轉(zhuǎn)換；低速振蕩電路需要在滿足工業(yè)標(biāo)準(zhǔn)的前提下實(shí)現(xiàn)低功耗振蕩。低速振蕩電路是頻率為32K的振蕩電路，因?yàn)榱钆葡到y(tǒng)要求低功耗運(yùn)行，32K振蕩電路的功耗必須做到足夠的低才能支撐整個(gè)令牌系統(tǒng)的低功耗運(yùn)行。系統(tǒng)上電，32K振蕩起來之后系統(tǒng)程序才能正常運(yùn)行，所以32K振蕩電路的起振快慢影響系統(tǒng)的上電之后的運(yùn)行時(shí)間(從上電到程序能正常執(zhí)行需要的時(shí)間
[0006]令牌在用戶使用之前，令牌生產(chǎn)商需要下載運(yùn)行程序到芯片內(nèi)部的非易失性存儲(chǔ)空間并進(jìn)行令牌系統(tǒng)的相關(guān)測(cè)試。動(dòng)態(tài)令牌系統(tǒng)在生產(chǎn)測(cè)試的流程中經(jīng)常需要重復(fù)對(duì)令牌系統(tǒng)上電掉電操作。每次芯片的重新上電需要32K振蕩器振蕩穩(wěn)定之后才能執(zhí)行相關(guān)的測(cè)試操作。圖3是測(cè)試環(huán)節(jié)的基本操作流程圖，發(fā)送復(fù)位命令之后要維持3秒即是要等待32K時(shí)鐘穩(wěn)定(32K時(shí)鐘驅(qū)動(dòng)能力越弱需要等待的時(shí)間越長)。每次系統(tǒng)上電之后，上位機(jī)發(fā)送給下位機(jī)的第一個(gè)命令，需要下位機(jī)通過軟件控制使系統(tǒng)保持復(fù)位狀態(tài)3秒之后下位機(jī)才發(fā)送解析的第一個(gè)測(cè)試命令給令牌系統(tǒng)，如圖4所示。令牌系統(tǒng)深度休眠模式下要求功耗小于0.8ua，即要求MCU芯片提供低功耗的振蕩電路，低功耗的振蕩電路起振比較慢。整合此類MCU的令牌系統(tǒng)在生產(chǎn)過程中有測(cè)試環(huán)節(jié)，測(cè)試環(huán)節(jié)的節(jié)點(diǎn)需要對(duì)系統(tǒng)重新上電，每次重新上電對(duì)應(yīng)的MCU的低功耗振蕩電路的重新起振，因?yàn)榈凸恼袷庪娐菲鹫衤?，所以每次重新上電之后上位機(jī)發(fā)送的第一個(gè)測(cè)試命令，解析到最終的令牌系統(tǒng)其實(shí)對(duì)應(yīng)2個(gè)命令(真正的命令之前要加一段復(fù)位時(shí)間讓低功耗振蕩電路穩(wěn)定之后令牌系統(tǒng)才能穩(wěn)定運(yùn)行)。2個(gè)命令中的對(duì)令牌系統(tǒng)的復(fù)位命令的時(shí)間長短直接影響最終的測(cè)試成本。

【發(fā)明內(nèi)容】

[0007]本發(fā)明提供了一種降低測(cè)試成本的功耗可配置的振蕩電路處理電路及方法。
[0008]本發(fā)明采用的技術(shù)方案是:
一種功耗可配置的振蕩電路處理電路，包括低速振蕩電路，其特征在于:所述低速振蕩電路上設(shè)有2個(gè)以上的電流通路，每個(gè)所述電流通路的開閉均由邏輯電路控制配置。本發(fā)明通過將低速振蕩電路的功耗設(shè)置成可配置的來實(shí)現(xiàn)測(cè)試時(shí)低速振蕩電路的功耗最大，正常工作時(shí)降低低速振蕩電路的功耗，使得測(cè)試時(shí)低速振蕩電路的起振時(shí)間最快，通過縮短測(cè)試時(shí)間來降低系統(tǒng)的測(cè)試成本，同時(shí)可以根據(jù)對(duì)應(yīng)的系統(tǒng)功耗的需求和系統(tǒng)工作的環(huán)境，選擇關(guān)閉對(duì)應(yīng)的通路來滿足系統(tǒng)的應(yīng)用要求。
[0009]上述功耗可配置的振蕩電路處理電路的處理方法，其特征在于:當(dāng)測(cè)試時(shí)，邏輯電路控制所有電流通路都打開，低速振蕩電路的功耗最大，其起振時(shí)間最快，當(dāng)正常工作時(shí)，邏輯電路控制至少一個(gè)電流通路關(guān)閉來降低低速振蕩電路的功耗。
[0010]本發(fā)明的有益效果:降低系統(tǒng)測(cè)試成本。
【附圖說明】
[0011]圖1是現(xiàn)有OTP的結(jié)構(gòu)示意圖。
[0012]圖2是現(xiàn)有OTP的電源系統(tǒng)與時(shí)鐘邏輯的結(jié)構(gòu)示意圖。
[0013]圖3是現(xiàn)有OTP的測(cè)試流程圖。
[0014]圖4是現(xiàn)有OTP的上位機(jī)發(fā)送命令后的時(shí)間示意圖。
[0015]圖5是本發(fā)明的電源系統(tǒng)與時(shí)鐘邏輯的結(jié)構(gòu)示意圖。
[0016]圖6是本發(fā)明的測(cè)試流程圖。
[0017]圖7是本發(fā)明的上位機(jī)發(fā)送命令后的時(shí)間示意圖。
【具體實(shí)施方式】
[0018]下面結(jié)合具體實(shí)施例來對(duì)本發(fā)明進(jìn)行進(jìn)一步說明，但并不將本發(fā)明局限于這些【具體實(shí)施方式】。本領(lǐng)域技術(shù)人員應(yīng)該認(rèn)識(shí)到，本發(fā)明涵蓋了權(quán)利要求書范圍內(nèi)所可能包括的所有備選方案、改進(jìn)方案和等效方案。
[0019]參照?qǐng)D5，一種功耗可配置的振蕩電路處理電路，包括低速振蕩電路，其特征在于:所述低速振蕩電路上設(shè)有2個(gè)以上的電流通路，每個(gè)所述電流通路的開閉均由邏輯電路控制配置。本發(fā)明通過將低速振蕩電路的功耗設(shè)置成可配置的來實(shí)現(xiàn)測(cè)試時(shí)低速振蕩電路的功耗最大，正常工作時(shí)降低低速振蕩電路的功耗，使得測(cè)試時(shí)低速振蕩電路的起振時(shí)間最快，通過縮短測(cè)試時(shí)間來降低系統(tǒng)的測(cè)試成本，同時(shí)可以根據(jù)對(duì)應(yīng)的系統(tǒng)功耗的需求和系統(tǒng)工作的環(huán)境，選擇關(guān)閉對(duì)應(yīng)的通路來滿足系統(tǒng)的應(yīng)用要求。
[0020]上述功耗可配置的振蕩電路處理電路的處理方法，當(dāng)測(cè)試時(shí)，邏輯電路控制所有電流通路都打開，低速振蕩電路的功耗最大，其起振時(shí)間最快，當(dāng)正常工作時(shí)，邏輯電路控制至少一個(gè)電流通路關(guān)閉來降低低速振蕩電路的功耗。
[0021 ] 本實(shí)施例邏輯電路存在一組寄存器CFG [3:0]，寄存器負(fù)責(zé)控制低速振蕩電路的驅(qū)動(dòng)能力，通過控制振蕩電路的驅(qū)動(dòng)能力來控制低速振蕩電路的起振時(shí)間。低速振蕩電路的配置信息為CFG[3:0]，功耗配置分為5個(gè)檔位，分別控制5個(gè)電流通路。默認(rèn)情況下5個(gè)電流通路全部打開，消耗電流最大。寄存器CFG[3:0]控制其中的四個(gè)通路的開關(guān)(其中通路5的電流一直處于開的狀態(tài))，這四個(gè)通路可以通過寄存器的配置來關(guān)閉電流達(dá)到降低功耗的作用。
[0022]0配置信息的默認(rèn)是0000，5個(gè)通路的電流全部打開，對(duì)應(yīng)的32K PAD的消耗電流最大;
0配置信息的默認(rèn)是0001，關(guān)閉通路1，消耗電流減少60na ；
0配置信息的默認(rèn)是0010，關(guān)閉通路2，消耗電流減少10na ；
0配置信息的默認(rèn)是0100，關(guān)閉通路3，消耗電流減少140na ；
0配置信息的默認(rèn)是1000，關(guān)閉通路4，消耗電流減少200na ；
低速振蕩電路的功耗越高，振蕩電路起振時(shí)間越快；功耗越低，振蕩電路起振時(shí)間越慢。時(shí)間的快慢影響到令牌系統(tǒng)測(cè)試時(shí)候的測(cè)試時(shí)間。測(cè)試時(shí)5個(gè)電流通路全部打開，消耗電流最大，此時(shí)振蕩電路起振時(shí)間最快，縮短測(cè)試時(shí)間，降低系統(tǒng)的測(cè)試成本。開發(fā)人員可以根據(jù)對(duì)應(yīng)的系統(tǒng)功耗的需求和系統(tǒng)工作的環(huán)境，選擇關(guān)閉對(duì)應(yīng)的通路來滿足系統(tǒng)的應(yīng)用要求。
[0023]本實(shí)施例的OTP測(cè)試完成一個(gè)測(cè)試向量的測(cè)試流程圖如圖6所示，發(fā)送復(fù)位命令之后要維持0.5秒即是要等待32K時(shí)鐘穩(wěn)定。
[0024]圖7是上位機(jī)發(fā)送命令之后的時(shí)間示意圖，在測(cè)試的過程中，低速振蕩電路的配置信息保持為0000，對(duì)應(yīng)的振蕩電路的驅(qū)動(dòng)能力最大(功耗最大)，起振時(shí)間最快，間接減少了每次上電需要等待低頻振蕩電路穩(wěn)定需要的時(shí)間。減少測(cè)試時(shí)間即是降低測(cè)試的生產(chǎn)成本。測(cè)試完成之后，系統(tǒng)利用下載在非易失性存儲(chǔ)器中的程序修改32K振蕩器的配置信息以便滿足令牌系統(tǒng)對(duì)功耗的要求。32k振蕩電路的驅(qū)動(dòng)能力分為各個(gè)檔次，并可以通過寄存器配置，系統(tǒng)上電的時(shí)候采用最大驅(qū)動(dòng)能力，方便振蕩電路快速起振，縮短系統(tǒng)從上電到令牌系統(tǒng)運(yùn)行的時(shí)間。
【主權(quán)項(xiàng)】
1.一種功耗可配置的振蕩電路處理電路，包括低速振蕩電路，其特征在于:所述低速振蕩電路上設(shè)有2個(gè)以上的電流通路，每個(gè)所述電流通路的開閉均由邏輯電路控制配置。2.如權(quán)I所述處理電路的處理方法，其特征在于:當(dāng)測(cè)試時(shí)，邏輯電路控制所有電流通路都打開，低速振蕩電路的功耗最大，其起振時(shí)間最快，當(dāng)正常工作時(shí)，邏輯電路控制至少一個(gè)電流通路關(guān)閉來降低低速振蕩電路的功耗。
【專利摘要】一種功耗可配置的振蕩電路處理電路，包括低速振蕩電路，所述低速振蕩電路上設(shè)有2個(gè)以上的電流通路，每個(gè)所述電流通路的開閉均由邏輯電路控制配置，當(dāng)測(cè)試時(shí)，邏輯電路控制所有電流通路都打開，低速振蕩電路的功耗最大，其起振時(shí)間最快，當(dāng)正常工作時(shí)，邏輯電路控制至少一個(gè)電流通路關(guān)閉來降低低速振蕩電路的功耗。本發(fā)明通過將低速振蕩電路的功耗設(shè)置成可配置的來實(shí)現(xiàn)測(cè)試時(shí)低速振蕩電路的功耗最大，正常工作時(shí)降低低速振蕩電路的功耗，使得測(cè)試時(shí)低速振蕩電路的起振時(shí)間最快，通過縮短測(cè)試時(shí)間來降低系統(tǒng)的測(cè)試成本，同時(shí)可以根據(jù)對(duì)應(yīng)的系統(tǒng)功耗的需求和系統(tǒng)工作的環(huán)境，選擇關(guān)閉對(duì)應(yīng)的通路來滿足系統(tǒng)的應(yīng)用要求。
【IPC分類】G05B19/042
【公開號(hào)】CN104965471
【申請(qǐng)?zhí)枴緾N201510408860
【發(fā)明人】夏軍虎, 何友軍
【申請(qǐng)人】杭州晟元芯片技術(shù)有限公司
【公開日】2015年10月7日
【申請(qǐng)日】2015年7月13日