專利名稱：轉(zhuǎn)換速率加快電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及運(yùn)算放大器或比較器，更具體地說(shuō)，涉及能提高運(yùn)算放大器的轉(zhuǎn)換速率(作為輸入信號(hào)的函數(shù)的輸出信號(hào)的響應(yīng)速度)并且在輸出端有容性負(fù)載等等的電路。
大多數(shù)電子線路廣泛地采用運(yùn)算放大器或比較器，它們通過(guò)對(duì)反向輸入端和非反向輸入端上的輸入信號(hào)的和、減或差分放大產(chǎn)生輸出信號(hào)。在這種運(yùn)算放大器中，首先必須確立作為輸入信號(hào)的一個(gè)函數(shù)的輸出信號(hào)的響應(yīng)，其程度對(duì)電子線路的特性和可靠性具有重大影響。具體講，在一個(gè)用于半導(dǎo)體存貯裝置等的比較器中，如果響應(yīng)速度慢，除將導(dǎo)致數(shù)據(jù)存取速度慢以外，還會(huì)引起以高速運(yùn)行的存貯裝置的誤操作。


圖1以電路圖形式示出已有技術(shù)的比較器(或運(yùn)算放大器)。如圖1所示，將發(fā)現(xiàn)比較器與N溝道輸入型差分放大器具有相同的結(jié)構(gòu)。因此，當(dāng)?shù)谝惠斎攵?1的電位高于第二輸入端22的電位時(shí)，P型金屬氧化物半導(dǎo)體(MOS)晶體管4和5以及N型MOS晶體管7和11導(dǎo)通，于是，將第二輸出端24的電位降低。與此相反，如果第二輸入端22的電位高于第一輸入端21的電位，電源電壓VDD通過(guò)-P型MOS晶體管10對(duì)第二輸出端24充電。在此情況下，第一輸出端23的電壓增益AVO1和第二輸出端24的電壓增益AVO2分別計(jì)算如下VVO1＝gm2/gm6VVO2＝{gm1(S10/S6)}/(gdS10+gdS11)
其中，gm1、gm2和gm6分別為N型MOS晶體管1和2及P型MOS晶體管6的跨導(dǎo)，gds為溝道導(dǎo)納，s為溝道的寬度與長(zhǎng)度的比率。
在輸出電壓VOUT正向增長(zhǎng)后，當(dāng)拉曳電流I11經(jīng)N型MOS晶體管11從第二輸出端24流入地電壓端VSS時(shí)，轉(zhuǎn)換速率SR在第二輸出端子24上變?yōu)樽畲笾禐椤?”。在輸出電壓負(fù)向增長(zhǎng)后，當(dāng)上牽電流I10從電源電壓端VDD經(jīng)P型MOS晶體管10流入第二輸出端24時(shí)，轉(zhuǎn)換速率SR在第二輸出端24上變?yōu)樽畲笾禐椤?”。
然而，在第二輸出端24，存在由寄生電容15產(chǎn)生的負(fù)載電容量CL，它使得負(fù)載電流iL流動(dòng)。負(fù)載電容量CL和負(fù)載電流iL對(duì)在第二輸出端子24的電位從邏輯“低”變?yōu)檫壿嫛案摺被驈倪壿嫛案摺弊優(yōu)檫壿嫛暗汀睍r(shí)轉(zhuǎn)換速率SR產(chǎn)生重大影響。詳細(xì)地講，轉(zhuǎn)換速率SR相對(duì)于時(shí)間而被定義作為輸出電壓VOUT的差分系數(shù)，另一方面，負(fù)載電流iL表示從上牽電流I10中減去拉曳電流I11后的值。這樣，轉(zhuǎn)換速率SR可表示如下SR＝｜dVOUT/dt｜＝｜iL/CL｜＝｜(I10-I11)/CL｜如轉(zhuǎn)換速率SR的表達(dá)式，為了增加轉(zhuǎn)換速率SR(或?qū)ψ鳛檩斎胄盘?hào)的函數(shù)具有輸出信號(hào)的快速響應(yīng)速度)，負(fù)載電容量CL應(yīng)當(dāng)減小或使負(fù)載電流iL加大。負(fù)載電容量CL不可被改變，因?yàn)樨?fù)載電容作為一個(gè)寄生元件，在電路結(jié)構(gòu)中具有其固定值，但卻可以通過(guò)增加P型MOS晶體管10或N型MOS晶體管11的規(guī)格來(lái)增加負(fù)載電流iL。然而，在輸出上增加MOS晶體管10和11的規(guī)格將導(dǎo)致不希望的在電路功耗上的增加。
本發(fā)明的目的在于提供一種電路，該電路能夠提高轉(zhuǎn)換速率而不會(huì)增加在比較器的輸出端等等上的功耗。
根據(jù)本發(fā)明的一個(gè)方面，一個(gè)具有一差分放大器和一柵極聯(lián)到差分放大器輸出端上的第一上牽晶體管的運(yùn)算放大器，包括一第一輸出端;一柵極聯(lián)到差分放大器輸出端，溝道聯(lián)在電源電壓端和第一輸出端間的第二上牽晶體管;一個(gè)聯(lián)到第一上牽晶體管溝道任何一端上的第二輸出端;一個(gè)聯(lián)在第一輸出端和第二輸出端之間并具有公共電流通路、一個(gè)上牽電流通路和一個(gè)拉曳電流通路的電流穩(wěn)定裝置;一其溝道聯(lián)在第二輸出端與地電壓端之間的第一拉曳晶體管;以及一其溝道聯(lián)在第一輸出端與地電壓端子之間的第二拉曳晶體管。
本發(fā)明的優(yōu)點(diǎn)及特征將在以下借助于附圖的詳細(xì)描述中變得更加清楚圖1示出已有技術(shù)的比較器(或運(yùn)算放大器)的電路圖;
圖2示出根據(jù)本發(fā)明的比較器(或運(yùn)算放大器)的優(yōu)選實(shí)施例的電路圖;
圖3示出根據(jù)本發(fā)明的操作波形圖。
圖2中，與圖1中所示元件具有相同結(jié)構(gòu)的元件標(biāo)以相同的參考號(hào)。如圖2所示，P型MOS晶體管9的柵極聯(lián)到差分放大器的一個(gè)輸出端23上，其溝道聯(lián)在電源端VDD和第一輸出端25之間。N型MOS晶體管8其柵極聯(lián)到N型MOS晶體管7的柵極，其溝道聯(lián)在第一輸出端25和地電壓端VSS之間。電流穩(wěn)定電路30包含一N型MOS晶體管12、一P型MOS晶體管13及一電阻器14，該電流穩(wěn)定電路30是聯(lián)在第一輸出端25和第二輸出端26之間的，第二輸出端26與圖1中第二輸出端24對(duì)應(yīng)。N型MOS晶體管12的柵極聯(lián)到第一輸出端25，其溝道串在電源端VDD與第二輸出端26之間。P型MOS晶體管13的柵極聯(lián)到第一輸出端25，其溝通聯(lián)在第二輸出端26與地電壓端VSS之間。電阻14串在第一輸出端25與第二輸出端26之間。在圖2所示電路中，應(yīng)當(dāng)注意用于上牽的P型MOS晶體管9和10規(guī)格相同，并且用于拉曳的N型MOS晶體管8和11規(guī)格也相同。
在圖3中示出在第一輸出端子25上的輸入波形31和波形32以及在第二輸出端子26上的波形33。假定作為“第一輸入信號(hào)”的輸入信號(hào)為邏輯低，即“0”電平，且被加到第一輸入端21，作為“第二輸入信號(hào)”諸如圖3輸入波形31的信號(hào)被加到第二輸入端子22上。由于第二輸入信號(hào)的電位高于第一輸入信號(hào)的電位，則差分放大器的輸出端23的電位變?yōu)檫壿嫷?。因而，用于上牽的P型MOS晶體管9和10導(dǎo)通，于是，對(duì)第一輸入端子25和第二輸入端子26充電直達(dá)到電源電壓VDD的電平。在這種情況下，如果在第二輸出端26上沒(méi)有電容15，則第一輸出端子25和第二輸出端子26之間電壓彼此相同，且電流不會(huì)在第一輸出端子25和第二輸出端子26之間流動(dòng)。但是，如上所述，不可避免由寄生電容15產(chǎn)生的負(fù)載電容量CL在第二輸出端26上的存在。因此，在第一輸出端25由負(fù)載電容量CL產(chǎn)生如圖3的波形32的電壓、在第二輸出端26產(chǎn)生如圖3的波形33的電壓。第二輸出端26的波形33具有較平緩的陡度，即其轉(zhuǎn)換速率與第一輸出端的波形32相比更緩和。這一點(diǎn)是由負(fù)載電容CL充電時(shí)間決定的。也就是說(shuō)，在時(shí)間t1，第一輸出端25的電位高于第二輸出端26的電位△V。如果電位差△V大于N型MOS晶體管12的閾值電壓，則N型MOS晶體管12導(dǎo)通，電流iX流入第二輸出端26直到第一和第二輸出端子25和26的電位相等為止。此外，由在電阻14中第一輸出端子25與第二輸出端子26之間的電位差產(chǎn)生的電流iR流入第二輸出端26。即，流入第二輸出端子26的電流數(shù)量變?yōu)?I10-I11)+iX+iR。流入第二輸出端26的電流量與圖1之中的相比增加了(iX+iR)。增加輸出電流的結(jié)果使電容15的充電時(shí)間縮短較多，由此提高了轉(zhuǎn)換速率。依相同途徑，如果第二輸入信號(hào)的電位低于為邏輯“0”電平的第一輸入信號(hào)的電位，則流入地電壓端VSS的電流為經(jīng)P型MOS晶體管13流入的電流、其方向與上述電流iR相反的經(jīng)電阻器14流入第一輸出端25的電流與拉曳電流i11的和電流iY。其中經(jīng)電阻器14流入第一輸出端子25的電流方向取決于第一輸出端子25與所述第二輸出端子26間的電位差。因此，對(duì)負(fù)載電容CL的充電時(shí)間縮短較多，故提高了轉(zhuǎn)換速率。
結(jié)果，由于第二輸出端子26的波形33依箭頭方向移動(dòng)，作為輸入波形31的函數(shù)的輸出信號(hào)響應(yīng)速度(或轉(zhuǎn)換速率)加快。
如上所述，在運(yùn)算放大器或比較器中，輸出信號(hào)的轉(zhuǎn)換速率提高而無(wú)需增加電路的功率儲(chǔ)備。
本發(fā)明已被具體示出，并參考采用N溝道輸入型比較器的優(yōu)選實(shí)施例加以描述了。但是，既使是采用P溝道輸入型比較器，或采用圖3所示輸入波形31那樣的信號(hào)作為第一輸入信號(hào)，并將第二輸入信號(hào)設(shè)置為邏輯“0”電平，而那些本技術(shù)領(lǐng)域的人應(yīng)當(dāng)知道，操作和通過(guò)對(duì)優(yōu)選實(shí)施例的描述而達(dá)到的目的仍可被實(shí)現(xiàn)。
權(quán)利要求
1.一種用于相對(duì)于運(yùn)算放大器的輸入信號(hào)提高輸出信號(hào)響應(yīng)速度的電路，該電路具有一個(gè)差分放大器并具有一其柵極聯(lián)到所述差分放大器輸出端上的第一上牽晶體管，所述電路包括一聯(lián)接到所述上牽晶體管溝道一端的第一輸出端；一其溝道聯(lián)在所述第一輸出端與地電壓端子之間的第一拉曳晶體管；一第二上牽晶體管，其柵極聯(lián)到所述差分放大器的所述輸出端，其溝道的一端聯(lián)到電源電壓端子上；一聯(lián)在所述地電壓端子和所述第二上牽晶體管之間的第二拉曳晶體管；一聯(lián)在所述第二上牽晶體管所述溝道另一端與所述拉曳晶體管之間的第二輸出端；聯(lián)接在所述第一輸出端與所述第二輸出端之間并具有公共電流通路裝置、上牽電流通路裝置和拉曳電流通路裝置的電流穩(wěn)定裝置。
2.如權(quán)利要求1的電路，其特征在于所述公共電流通路裝置的電流方向取決于在所述第一輸出端子與所述第二輸出端子之間的電位差。
3.如權(quán)利要求1的電路，其特征在于所述上牽電流通路裝置為第一金屬氧化物半導(dǎo)體晶體管的溝道，該第一金屬氧化物半導(dǎo)體晶體管的柵極聯(lián)到所述第二輸出端，且該第一金屬氧化物半導(dǎo)體晶體管是聯(lián)在所述電源電壓端子與所述第一輸出端子之間的。
4.如權(quán)利要求1的電路，其特征在于所述拉曳電流通路裝置為第二金屬氧化物半導(dǎo)體晶體管的溝道，該第二金屬氧化物半導(dǎo)體晶體管的柵極聯(lián)到所述第二輸出端，且該第二金屬氧化物半導(dǎo)體晶體管是聯(lián)在地電壓端子與所述第一輸出端子之間的。
5.如權(quán)利要求1的電路，其特征在于所述公共電流通路裝置包含一聯(lián)在所述第一輸出端和所述第二輸出端之間的電阻。
6.如權(quán)利要求1、3或4的電路，其特征在于所述第一和第二上牽晶體管及所述第二金屬氧化物半導(dǎo)體晶體管的導(dǎo)通類型與所述第一和第二拉曳晶體管及所述第一金屬氧化物半導(dǎo)體晶體管的導(dǎo)通類型相反。
7.一種用于相對(duì)于運(yùn)算放大器的給定輸入信號(hào)提高輸出信號(hào)響應(yīng)速度的電路，該電路具有一差分放大器，所述電路包括第一輸出端;第二輸出端;一其柵極耦合到所述差分放大器輸出端并且其溝道聯(lián)在電源電壓端子與所述第二輸出端之間的第一上牽晶體管;一其柵極耦合到所述差分放大器所述輸出端并且其溝道聯(lián)在所述電源電壓端子與所述第一輸出端子之間的第二上牽晶體管;一其溝道聯(lián)在所述第二輸出端與地電壓端子之間的第一拉曳晶體管;一其溝道聯(lián)在所述第一輸出端與所述地電壓端子之間的第二拉曳晶體管;一其柵極耦合到所述第一輸出端并且其溝道聯(lián)在所述電源電壓端子與所述第二輸出端之間的第三上牽晶體管;一其柵極耦合到所述第一輸出端子并且其溝道聯(lián)在所述地電壓端子與所述第二輸出端之間的第三拉曳晶體管;以及聯(lián)接在所述第一輸出端子與所述第二輸出端子之間的阻性裝置。
8.如權(quán)利要求7的電路，其特征在于所述第一和第二上牽晶體管和所述第三拉曳晶體管的導(dǎo)通類型與所述第一和第二拉曳晶體管和所述上牽晶體管的導(dǎo)通類型相反。
全文摘要
本文公開(kāi)了一種用于在運(yùn)算放大器或比較器中提高轉(zhuǎn)換速率而無(wú)需增加功耗的轉(zhuǎn)換速率加快電路，在一優(yōu)選實(shí)施例中，一個(gè)帶有一差分放大器和一第一上牽晶體管10的運(yùn)算放大器包括一第一輸入端25，一第二上牽晶體管9，一聯(lián)在第一上牽晶體管10溝道一端的第二輸出端26，一具有公共電流通路、上牽電流通路和拉曳電流通路的電流穩(wěn)定裝置30，一第一拉曳晶體管11以及一第二拉曳晶體管8。
文檔編號(hào)H03F3/45GK1069152SQ91109930
公開(kāi)日1993年2月17日 申請(qǐng)日期1991年10月19日 優(yōu)先權(quán)日1991年7月26日
發(fā)明者李芳遠(yuǎn), 黃景云 申請(qǐng)人:三星電子株式會(huì)社