專利名稱:高頻振蕩器的制作方法
技術領域：
本發(fā)明涉及一種包含鎖相環(huán)(PLL)的高頻振蕩器，用于提供5-6GHz頻帶的調諧頻率范圍。
背景技術：
現(xiàn)在有多種用于建立5-6GHz頻帶新型無線業(yè)務的活動，如歐洲Hyperlan2和美國的IEEE 802.11a。這樣就十分需要具有良好相位噪聲性能的集成振蕩器和I/Q產生電路。
在文獻中，使用鎖相環(huán)的高頻振蕩器是十分常見的，例如“DerElektroniker”(1975年6月)中Roland Best撰寫的“Theorie und Anwendungedes Phase-Locked Loops”。在Mehmet Soyuer等撰寫的“A FULLYMONNOLITHIC 1，25 GHZ CMOS FREQUENCY SYNTHESIZER”(IEEE關于VLSI電路討論會，美國紐約，1994年6月9日，頁127-128，ISBN0-7803-1919-2)，Buchwald等撰寫的“A 6 GHZ INTEGRATEDPHASE-LOCKED LOOP USING ALGAAS/GAAS HETEROJUNCTIONBIPOLAR TRANSISTORS”(IEEE固態(tài)電路期刊，美國紐約，1992年12月1日第12期27卷，頁1752-1762，XP000329025)和Novof等撰寫的“Fullyintegrated CMOS phase-locked loop with 15-240MHz locking range and 50psjitter”(IEEE固態(tài)電路期刊，美國紐約，1995年11月1日第11期30卷，頁1259-1266，XP000553064)中都記載了使用鎖相環(huán)并由一參考頻率控制的高頻振蕩器，其中鎖相環(huán)包括相位頻率檢測器、帶濾波器的電荷泵(chargepump)、電壓控制振蕩器和除法器。此外還可以參考Pottbaecker和Langmann撰寫的“AN 8 GHZ SILICON BIPOLAR CLOCK-RECOVERY ANDDATA-REGENERATOR IC”(IEEE固態(tài)電路期刊，美國紐約，1994年12月第29卷，頁1572-1576)中有關GHz范圍內完全集成振蕩器以及環(huán)形振蕩器的內容。

發(fā)明內容
本發(fā)明的目的在于提供一種5-6GHz頻帶內具有良好相位噪聲的高頻振蕩器，該振蕩器特別適用于在一IC上實現(xiàn)費用有效的集成。
為實現(xiàn)所述目的，本發(fā)明提供一種高頻振蕩器，包含一參考振蕩器和一具有相位頻率檢測器、電荷泵、環(huán)形振蕩器和除法器的鎖相環(huán)電路，所述參考振蕩器被耦合到所述相位頻率檢測器以實現(xiàn)頻率控制，所述環(huán)形振蕩器為一包括兩個延遲單元放大器的對稱延遲單元振蕩器，所述電荷泵(2)包含一非接地環(huán)路濾波器(3)，所述環(huán)路濾波器(3)位于集成電路外部，并且所述電荷泵(2)的輸入級為一差動放大器，并且在信號路線上只包含npn型晶體管(11)，并且所述參考振蕩器(6)的調諧范圍為1.25-1.5GHz，所述除法器(5)的除法系數(shù)為4以提供5-6GHz頻帶范圍的調諧輸出。
本發(fā)明的高頻振蕩器，包含一參考振蕩器和一個具有相位頻率檢測器、電荷泵、環(huán)形振蕩器和除法器的鎖相環(huán)電路，該參考振蕩器與相位頻率檢測器耦合，用于頻率控制。參考振蕩器在1.25-1.5GHz頻帶范圍內工作最有利，是一種具有外部振蕩回路的正弦(Colpitts)類型數(shù)字控制頻率合成器，用于提供低相位噪聲；除法器的除法系數(shù)為4，用于提供5-6GHz范圍內的調諧輸出。環(huán)形振蕩器是一包含兩個延遲單元放大器的對稱延遲單元振蕩器，用于更好的提供非接地I/Q輸出信號，并因鎖相環(huán)而具有非常低的相位噪聲。
鎖相環(huán)電路與參考振蕩器集成在一起成為一集成電路，最好是使用雙極CMOS硅/鍺處理，這種處理非常適于射頻應用。參考振蕩器的振蕩回路和電荷泵的環(huán)形濾波器都位于該集成電路的外部。最佳實施例，特別是關于電荷泵和環(huán)形振蕩器的實施例，在從屬權利要求
中提出并在后面的說明中進一步解釋。



下面將結合示意性附圖以一個實施例的方式解釋本發(fā)明。附圖包括圖1 5-6GHz范圍內的高頻振蕩器；圖2 圖1中所示高頻振蕩器的電荷泵；圖3 圖1中所示高頻振蕩器的環(huán)形振蕩器；圖4 圖1中所示的包括一相位檢測器環(huán)路的環(huán)形振蕩器；圖5 圖3中所示延遲單元振蕩器，包含用于相位和頻率控制的配置。
圖6 圖5中所示延遲單元振蕩器的電路框圖。
具體實施方式
如圖1所示，具有調諧電路、即外部振蕩回路7的參考振蕩器6，被用來作為具有良好相位噪聲的提供參考頻率的VCO。為了覆蓋5-6GHz的本地振蕩器(LO)頻帶范圍，最好在參考振蕩器6中使用1.25-1.5GHz頻帶范圍的小調頻范圍。這可以通過一個合理的高Q值的外部LC振蕩回路7來實現(xiàn)。
參考振蕩器6的參考頻率輸出到一鎖相環(huán)(PLL)電路的在1.25-1.5范圍內工作的相位頻率檢測器1，所述鎖相環(huán)電路進一步包括一具有回路濾波器3的電荷泵2，一環(huán)形振蕩器4(DCO，延遲單元振蕩器)和一除法器5。該PFD(頻率相位檢測器)1比較參考振蕩器6和DCO 4的頻率和相位。該PFD的輸出經(jīng)電荷泵2的回路濾波器3濾波后輸出到DCO 4，用于頻率控制。電荷泵2和回路濾波器3使用了完全差動式結構，用于避免調諧控制電壓上的干擾。如果回路帶寬高，那么回路對相位改變的反應就快，從而就減少了相位噪聲。在DCO頻率輸出到PFD 1之前，先由除法器將DCO的頻率除以4。由于這個原因，受PLL控制的DCO的相位噪聲性能要比參考源6理論上差12dB。
相位頻率檢測器1由兩個D型觸發(fā)器(DFF)和一個用于RESET線路的與門構成。使用了ECL結構，并且最佳可工作到1.8GHz。該參考振蕩器6使用具有外部LC振蕩回路7的一集成正弦類型振蕩器作為參考源。除法系數(shù)為4的除法器5由ECL型的觸發(fā)器實現(xiàn)，在速度和電流消耗量上被優(yōu)化。
延遲單元振蕩器4(DCO)和電荷泵2將在下文通過圖2和圖3詳細解釋。
圖2中所示電荷泵2具有寬的帶寬，只受限于連接外部環(huán)路濾波器3的管腳焊接點界面以及環(huán)路濾波器3本身。這可以通過使用信號路線上只包含npn型晶體管的結構來實現(xiàn)，而不需要快速pnp型或pMOS型的晶體管。第一電流源，即pnp晶體管12，將一恒定電流I0反饋給npn型晶體管對11的集電極，所述恒定電流I0由Vref控制。PFD 1的輸出信號輸入到npn型晶體管對11的輸入端INch。晶體管對11的發(fā)射極通過第二電流源2*I0耦合到接地點GND。輸出端OUTch將±2×I-I輸出給外部環(huán)路濾波器3。由一緩沖器13檢測環(huán)路濾波器3的信號，并進一步作為輸出控制電壓Vcont輸出到DCO 4的控制輸入端。
為保持輸出節(jié)點處于正確的工作范圍，一普通模式放大器14控制pnp型晶體管12的平均電流恰好等于npn型晶體管11的電流的一半。一鉗位電路15確保DCO 4的控制信號在允許的限度之內。環(huán)路濾波器3為差動式連接以避免對調頻線路的干擾和串擾；環(huán)路濾波器3沒有接地線路。這對于DCO 4的陡調諧特性是必需的。
圖3中所示受電壓控制的DCO 4，是由兩個放大器A1和A2構成的，形成一個對稱環(huán)形振蕩器。圖2中電荷泵2輸出的電壓Vcont通過一控制放大器Ac控制提供給A1和A2的尾電流2I0，另參見圖6。放大器A1和A2的延遲基本上與電流2I0成線性關系，從而得到更接近線性的頻率調諧特性。參見圖6，放大器A1和A2的電流輸出導致在負載電阻R0上的電壓降，從而得到約為
的小信號增益。
通過將該差動結構完全在一個芯片上(集成電路)實現(xiàn)，RF干擾影響，如LO泄漏可最小化。這就需要現(xiàn)代直接轉換接收器的概念。該電路的原理十分適用于多GHz頻帶范圍內的完全集成振蕩器，可提供非常寬的調諧范圍。環(huán)形振蕩器的相位噪聲在許多研究中都已經(jīng)建立了模型，例如可以參考A.Hajimiri，S.Limotyrakis和T.H.Lee撰寫的“Jitter and Phase Noise in RingOscillators”，(IEEE固態(tài)電路期刊，IEEE，1999年6月，第34卷，第790-804頁[1])，和B.Razavi撰寫的“A study of Phase Noise in CMOS Oscillators”，(IEEE固態(tài)電路期刊，IEEE，1996年3月，第31卷，第331-343頁[2])。這里，相位噪聲的計算參考了A.Hajimiri和T.H.Lee撰寫的“The Design of LowNoise Oscillators”(美國馬薩諸塞洲Norwell市Kluwer學術出版社，1999年[3])中的詳細研究。
如果我們將[3]中邊帶信號相位噪聲的計算應用到圖3中所示的雙極差動環(huán)形振蕩器4，我們可以獲得等式L(Δf)=10log(N3·f02Δf2·(eI0+4kTRc·I02))]]>(式1)在上式中，N為延遲級的數(shù)目，f0為振蕩器頻率，Δf為頻率偏移量，式中相位噪聲被測算。作為噪聲源，集電極電流散粒噪聲和負載電阻的噪聲都列入考慮之列，而基極電阻的噪聲和1/f噪聲都被忽略了。由式1可知道，尾電流I0和電壓擺幅R0·I0應該大，而這必定與低功率設計相矛盾。由式1得到的進一步結論是只選取最少的延遲級。
如果式1中我們選取N＝2，I0＝400uA，Rc＝400Ω，f0＝6GHz，Δf＝10kHz，我們可以獲得相位噪聲為L(10kHz)＝-41dBc/Hz。這意味著對于使用更高階調制方法，如QAM的系統(tǒng)，振蕩器需由一具有低相位噪聲參考振蕩器的寬帶PLL控制。
因此，延遲單元振蕩器4的相位噪聲性能不能滿足現(xiàn)代數(shù)字傳輸系統(tǒng)的要求。當在PLL內受到控制時，參考振蕩器6支配環(huán)路帶寬內VCO的相位噪聲。PLL輸出的為頻率偏移Δf的函數(shù)的相位噪聲SΦo，可以以下式表示SΦ0(Δf)=SΦDCO(Δf)·(11+G(Δf)·H(Δf))2+SΦref(Δf)·(G(s)1+G(Δf)·H(Δf))2]]>(式2)式2中，SΦDCO為根據(jù)式1計算得到的DCO的相位噪聲，SΦref為參考振蕩器6的相位噪聲，G(Δf)為前向環(huán)路增益，H(Δf)表示反向環(huán)路增益。
由于參考振蕩器6制約振蕩回路7的諧振頻率F0ref和品質因數(shù)Qref，噪聲形狀Fref和輸出功率Pref，它的相位噪聲可以由下式表示SΦref(Δf)=12(1+14·Qref2·(ω0refΔf)2)FrefkTPref]]>(式3)前向環(huán)路增益G(Δf)由下式求得G(Δf)=KΦ·ZL(Δf)KVCOΔf]]>(式4)取決于相位檢測器和電荷泵常數(shù)KΦ、環(huán)路濾波器3的阻抗ZL和VCO 4的調諧常數(shù)KVCO。
反向環(huán)路增益H(Δf)可由下式表示H(Δf)=1N]]>(式5)為除法器比例N的函數(shù)。
將式3-式5引入式2，就可以計算得到PLL電路1-5的相位噪聲。作為一個實際的實施例，該計算可基于以下假設1.在3.1部分計算fDCO＝6GHz時的DCO相位噪聲2.DCO調諧常數(shù)KDCO＝1000 2π MHz/V3.相位檢測器常數(shù)KΦ＝0.5mA/(2π rad)4.除法器系數(shù)N＝45.環(huán)路濾波器ZL有C1＝0，C2＝22pF，R2＝15kΩ6.參考振蕩器Qref＝20，f0ref＝1.5GHz，F(xiàn)ref＝3，Pref＝0.2mW
結果是，例如在10 kHz偏移頻率時，PLL可以改善相位噪聲，從-41dBc/Hz(沒有運行VCO時)至-78dBc/Hz(VCO由PLL控制)。然而，當參考振蕩器6的相位噪聲增加時對于較低的頻率，相位噪聲會增加。環(huán)路濾波器3的選擇很重要，因為這會影響在PLL頻率特性條件下的諧振。為了獲得良好的相位噪聲性能，低噪聲參考振蕩器6也必須工作在具有Qref＞20的高Q諧振器，而環(huán)路PLL的帶寬應該＞20MHz。
根據(jù)測算，DCO頻率可以在3.5-6Ghz之間調諧。相位噪聲性能受到參考振蕩器6限制。使用在1.25工作頻率下、L(10kHz)＝-104dBc/Hz的外部參考，在5GHz頻率下測算的相位噪聲為-90dBc/Hz。參考與DCO之間相位噪聲的減少比理論上的預期值12dB要差2dB。
如圖4所示，高頻振蕩器還可包括一個第二環(huán)路，該環(huán)路包括一個與環(huán)形振蕩器4的I/Q輸出信號相耦合的相位檢測器21。當I和Q信號之間的相位差不是90°時，該相位檢測器21為環(huán)形振蕩器4提供一個誤差信號Vphase，從而在高頻振蕩器工作時，始終保持在整個頻率帶寬范圍內I和Q信號之間的正交狀態(tài)。
如圖5所示，相位控制信號Vphase耦合到環(huán)形振蕩器4中的延遲單元放大器A1和A2。延遲單元放大器A1和A2串聯(lián)耦合，分別提供90°相位偏轉。如圖3所示，延遲單元A1和A2的輸出沒有接地，延遲單元A2的輸出用于I+和I-信號，而延遲單元A1的輸出用于Q+和Q-信號。延遲單元A2的輸出經(jīng)過一反向器IV耦合到延遲單元A1的輸入，從而滿足了360°的振蕩條件。
環(huán)形振蕩器4進一步包括一放大器部分2I0，用于為每一個延遲單元A1和A2提供2I0的電流；并且電荷泵2的控制信號Vcont耦合到該放大器部分，用于提供頻率控制。放大器部分2I0是相同的，因此延遲單元A1和A2是對稱調諧。放大器部分2I0耦合到相同電流源23。
相位檢測器21的控制信號耦合到一可控電流源22，該電流源耦合到每一個放大器部分2I0。通過該電流源22，控制電壓Vphase提供電流源23的非對稱電流，通過該電流校正I/Q信號的所需90°相位差的差異。
圖6示出延遲單元振蕩器4的詳細電路框圖。環(huán)形振蕩器4主要由延遲單元放大器A1和A2、具有反向器IV的反饋回路和用于相位和頻率控制的控制放大器Ac構成。延遲單元放大器1包含一個放大器31，該放大器耦合到延遲單元放大器A2的放大器32的輸入端，并且其輸出端通過負載電阻Rc提供輸出信號I+/I-和Q+/Q-，輸出信號耦合到一電源電壓VCC。
兩個放大器33和34耦合到放大器31的輸出端，用于延遲并因此實現(xiàn)放大器31的頻率調諧。與延遲單元放大器A1一致，延遲單元放大器A2包括放大器32，35和36，用于提供對稱延遲單元振蕩器。
放大器37的輸出端耦合到放大器33和34的輸入端，用于提供信號Q+/Q-的電壓控制；還耦合到放大器33和34的輸出端，用于提供延遲和分別的頻率調整。頻率調整由控制放大器Ac的放大器37提供，控制信號Vcont加到該放大器的輸入端，而該放大器的輸出分別耦合到放大器33和34作為它們的電源電壓。延遲單元A2的放大器35和36的設置是與放大器33和34的方式相同?？刂品糯笃鰽c進一步包含用于延遲單元A2的放大器38，也將控制信號Vcont加到該放大器的輸入端，用于對延遲單元A1和A2的對稱調諧。
控制放大器Ac進一步包括一放大器39，相位控制信號Vphase提供給該放大器的輸入端。放大器39的輸出端分別耦合到放大器37和38，用于根據(jù)放大器38對放大器37偏移，以獲得輸出信號I和Q的正確的90°相位差。因此延遲單元振蕩器4包含兩個用于頻率控制的對稱放大器部分33，34，37；35，36，38和一個提供相位控制、并耦合到這些放大器部分的放大器39。
權利要求
1.一種高頻振蕩器，包含一參考振蕩器(6)和一具有相位頻率檢測器(1)、電荷泵(2)、環(huán)形振蕩器(4)和除法器(5)的鎖相環(huán)電路，所述參考振蕩器(6)被耦合到所述相位頻率檢測器(1)以實現(xiàn)頻率控制，其特征在于，所述環(huán)形振蕩器(4)為一包括兩個延遲單元放大器(A1，A2)的對稱延遲單元振蕩器，所述電荷泵(2)包含一非接地環(huán)路濾波器(3)，所述環(huán)路濾波器(3)位于集成電路外部，并且所述電荷泵(2)的輸入級為一差動放大器，并且在信號路線上只包含npn型晶體管(11)，并且所述參考振蕩器(6)的調諧范圍為1.25-1.5GHz，所述除法器(5)的除法系數(shù)為4以提供5-6GHz頻帶范圍的調諧輸出。
2.如權利要求
1所述的高頻振蕩器，其特征在于，所述參考振蕩器(6)為一具有諧振回路(7)的正弦類型振蕩器，所述參考振蕩器(6)和鎖相環(huán)電路被集成在一個集成電路中，而所述諧振回路(7)位于所述集成電路外部。
3.如權利要求
1所述的高頻振蕩器，其特征在于，兩個延遲單元放大器(A1，A2)包含一個雙輸出級以提供不接地I/Q輸出信號的產生。
4.如權利要求
3所述的高頻振蕩器，其特征在于，一個具有相位檢測器(21)的環(huán)路(環(huán)路II)被耦合到所述延遲單元振蕩器(4)，用于在I-和Q-信號間的相位控制。
5.如權利要求
3所述的高頻振蕩器，其特征在于，所述延遲單元振蕩器(4)包含用于頻率控制的第一對稱放大器部分(33，34，37)、第二對稱放大器部分(35，36，38)，第一延遲單元放大器(31)，第二延遲單元放大器(32)，和一個用于相位控制的第七放大器(39)，其中所述第一對稱放大器部分由第一放大器(33)、第二放大器(34)和第三放大器(37)構成；所述第二對稱放大器部分由第四放大器(35)、第五放大器(36)和第六放大器(38)構成，并且第二延遲單元放大器(32)、第四放大器(35)、第五放大器(36)和第六放大器(38)的設置與第一延遲單元放大器(31)、第一放大器(33)、第二放大器(34)和第三放大器(37)的設置方式相同，并且第一延遲單元放大器(31)耦合到第二延遲單元放大器(32)的輸入端；第一放大器(33)和第二放大器(34)耦合到第一延遲單元放大器(31)的輸出端；第三放大器(37)的輸出端耦合到第一放大器(33)和第二放大器(34)的輸入端和輸出端；并且第七放大器(39)的輸出端分別耦合到第三放大器(37)和第六放大器(38)。
專利摘要
高頻振蕩器，包括一參考振蕩器(6)和一具有相位頻率檢測器(1)、電荷泵(2)、環(huán)形振蕩器(4)和除法器(5)的鎖相環(huán)電路，參考振蕩器(6)耦合到相位頻率檢測器(1)用于頻率控制。環(huán)形振蕩器(4)為一包含兩個雙輸出級放大器的對稱延遲單元振蕩器，提供I/Q輸出信號的產生。參考振蕩器(6)工作范圍1.25-1.5GHz，為具有諧振回路(7)的正弦類型數(shù)字受控頻率合成器，提供低相位噪聲；除法器(5)的除法系數(shù)為4提供5-6GHz范圍的調諧輸出。鎖相環(huán)電路與參考振蕩器集成在一個集成電路中，適用于RF領域。
文檔編號H03L7/087GKCN1171385SQ01121667
公開日2004年10月13日 申請日期2001年6月20日
發(fā)明者梅米特·伊佩克, 馬丁·里格, 海因里?！ぶx曼, 希 謝曼, 梅米特 伊佩克, 里格 申請人:湯姆森特許公司導出引文BiBTeX, EndNote, RefMan