本實(shí)用新型涉及放大電路,尤其涉及一種高速放大電路。
背景技術(shù):
跨導(dǎo):指一個(gè)電路單元的輸出電流與該單元的輸入電壓的比值,這個(gè)電路單元通常指放大器。
現(xiàn)有技術(shù)中,大多放大電路采用共源架構(gòu),放大電路的電壓增益等于跨導(dǎo)乘以負(fù)載電阻即,輸出3dB帶寬增益BW=1/RC,R是負(fù)載電阻,C是輸出負(fù)載。為了增大增益,由于增加電阻會(huì)降低帶寬,在不增加電阻的情況下,通常設(shè)計(jì)成在放大電路中的輸出級(jí)具有增加的電流以提高輸出級(jí)的跨導(dǎo)gm,然而,這會(huì)導(dǎo)致功耗增加。
技術(shù)實(shí)現(xiàn)要素:
為了解決上述技術(shù)問(wèn)題,本實(shí)用新型的目的是提供一種無(wú)需增加電流的高速放大電路。
本實(shí)用新型所采用的技術(shù)方案是:一種高速放大電路,包括第一晶體管、第二晶體管、電感、至少一個(gè)電阻和輸出負(fù)載,所述第一晶體管的柵極通過(guò)電感與第二晶體管的柵極連接,所述電感的一端與待放大信號(hào)的輸入端連接,所述電阻的一端與待放大信號(hào)的輸入端連接,所述電阻的另一端作為放大信號(hào)的輸出端,所述電阻的另一端還分別與輸出負(fù)載的一端、第一晶體管的漏極和第二晶體管的漏極連接,所述輸出負(fù)載的另一端接電源地,所述第一晶體管的源極接電源電壓,所述第二晶體管的源極接電源地。
作為上述技術(shù)方案的進(jìn)一步改進(jìn),所述輸出負(fù)載是電容。
作為上述技術(shù)方案的進(jìn)一步改進(jìn),所述第一晶體管是PMOS晶體管。
作為上述技術(shù)方案的進(jìn)一步改進(jìn),所述第二晶體管是NMOS晶體管。
本實(shí)用新型的有益效果是:
一種高速放大電路,采用電感去諧振掉部分電容,在無(wú)需增加輸出電流的情況下,實(shí)現(xiàn)更高的帶寬增加,增益更大,功耗低。
附圖說(shuō)明
下面結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式作進(jìn)一步說(shuō)明:
圖1是現(xiàn)有技術(shù)一中放大電路的電路結(jié)構(gòu)圖;
圖2是現(xiàn)有技術(shù)二中放大電路的電路結(jié)構(gòu)圖;
圖3是現(xiàn)有技術(shù)三中放大電路的電路結(jié)構(gòu)圖;
圖4是本實(shí)用新型高速放大電路的具體實(shí)施例一的電路結(jié)構(gòu)圖;
圖5是本實(shí)用新型高速放大電路的具體實(shí)施例二的電路結(jié)構(gòu)圖;
圖6是現(xiàn)有技術(shù)二、現(xiàn)有技術(shù)三和本實(shí)用新型具體實(shí)施例一的頻率響應(yīng)曲線圖。
具體實(shí)施方式
需要說(shuō)明的是,在不沖突的情況下,本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。
現(xiàn)有技術(shù)一:
圖1是現(xiàn)有技術(shù)一中一種放大電路的電路結(jié)構(gòu)圖,如圖1所示,一種放大電路,包括電阻R1、NMOS晶體管M1和輸出電容C1,所述電阻R的一端與電源電壓連接、電阻R的另一端與所述NMOS晶體管M1的漏極連接,所述NMOS晶體管M1的柵極與整體放大電路的輸入端連接,接收待放大的輸入信號(hào),所述NMOS晶體管M1的源極接電源地,電阻R1與NMOS晶體管M1的漏極的連接節(jié)點(diǎn)作為放大信號(hào)的輸出端,輸出放大信號(hào),電阻R1與NMOS晶體管M1的漏極的連接節(jié)點(diǎn)與輸出電容C1的一端連接,輸出電容C1的另一端接地。實(shí)施例一的放大電路,輸出增益是,其中g(shù)mn是NMOS晶體管M1的跨導(dǎo)、R是電阻R1的電阻值,輸出3dB帶寬為,其中C是輸出電容C1的電容值。為了增大增益,由于增加電阻會(huì)降低帶寬,在不增加電阻的情況下,只能增大NMOS晶體管M1的跨導(dǎo)gm(跨導(dǎo)是輸出電流與輸入電壓的比值),而要增大gm,則需要增加NMOS晶體管M1的輸出電流。
現(xiàn)有技術(shù)二:
圖2是現(xiàn)有技術(shù)二中一種放大電路的電路結(jié)構(gòu)圖,如圖2所示,一種放大電路,包括NMOS晶體管M1、PMOS晶體管M2、電阻R1和輸出電容C1,所述NMOS晶體管M1的柵極與PMOS晶體管M2的柵極連接,NMOS晶體管M1的柵極與PMOS晶體管M2的柵極的連接節(jié)點(diǎn)與電阻R1的一端連接,作為待放大信號(hào)的輸入端,NMOS晶體管M1的漏極與PMOS晶體管M2的漏極連接,NMOS晶體管M1的漏極與PMOS晶體管M2的漏極與電阻R1的另一端連接,NMOS晶體管M1的漏極、PMOS晶體管M2的漏極與R1的另一端連接的連接節(jié)點(diǎn)作為放大信號(hào)的輸出端,R1的另一端與輸出電容C1的一端連接,輸出電容C1的另一端接地。與現(xiàn)有技術(shù)一相比,現(xiàn)有技術(shù)二實(shí)施例的提供的有效跨導(dǎo)從gmn變成gmn+gmp,因?yàn)镻MOS晶體管M2和NMOS晶體管M1的柵極和漏極都分別連接,跨導(dǎo)電流疊加,所以有效跨導(dǎo)變成gmn+gmp,其中g(shù)mp是PMOS晶體管M2的跨導(dǎo),通常的設(shè)計(jì)選擇下,gmp約為gmn的1/2,所以,有效跨導(dǎo)增加1.5倍。
現(xiàn)有技術(shù)三:
圖3是現(xiàn)有技術(shù)三中一種放大電路的電路結(jié)構(gòu)圖,如圖3所示,結(jié)合圖2,現(xiàn)有技術(shù)三是在現(xiàn)有技術(shù)二的基礎(chǔ)上在待放大信號(hào)的輸入端增加一個(gè)電感L1,在輸入端增加電感L1諧振掉放大電路中部分電容,實(shí)現(xiàn)帶寬增加,電壓增益的具體公式是:
(1)
其中,Rf是電阻R1電阻值,Lg是L1的電感值,Cgsp、Cgsn分別是PMOS晶體管M2和NMOS晶體管M1的輸入電容,Cdsp、Cdsn分別是PMOS晶體管M2和NMOS晶體管M1的輸出電容,rop、ron分別是PMOS晶體管M2和NMOS晶體管M1的輸出阻抗,gmp、gmn分別是PMOS晶體管M2和NMOS晶體管M1的跨導(dǎo)。
本實(shí)用新型具體實(shí)施例一:
圖4是本實(shí)用新型一種高速放大電路的具體實(shí)施例一的電路結(jié)構(gòu)圖,如圖4所示,結(jié)合圖3,本實(shí)用新型實(shí)施例是在現(xiàn)有技術(shù)三的基礎(chǔ)上做進(jìn)一步改進(jìn),改變圖3電路中電感L1的位置,將電感L1接在待放大信號(hào)輸入端和NMOS晶體管M1的柵極之間。本實(shí)施例一種高速放大電路的電壓增益的具體公式是:
(2)
其中,Rf是電阻R1電阻值,Lg是L1的電感值,Cgsp、Cgsn分別是PMOS晶體管M2和NMOS晶體管M1的輸入電容,Cdsp、Cdsn分別是PMOS晶體管M2和NMOS晶體管M1的輸出電容,rop、ron分別是PMOS晶體管M2和NMOS晶體管M1的輸出阻抗,gmp、gmn分別是PMOS晶體管M2和NMOS晶體管M1的跨導(dǎo)。與現(xiàn)有技術(shù)三相比,本實(shí)用新型的放大電路增益明顯增大。
本實(shí)用新型具體實(shí)施例二:
圖5是本實(shí)用新型一種高速放大電路的具體實(shí)施例二的電路結(jié)構(gòu)圖,如圖5所示,結(jié)合圖4,實(shí)施例二的高速放大電路與實(shí)施例一的高速放大電路的區(qū)別在于,改變圖4電路中電感L1的位置,將電感L1接在待放大信號(hào)輸入端和PMOS晶體管M2的柵極之間。同樣具有增大增益的有益效果。
圖6是現(xiàn)有技術(shù)二、現(xiàn)有技術(shù)三和本實(shí)用新型具體實(shí)施例一的頻率響應(yīng)曲線圖,如圖6所示,圖中1表示現(xiàn)有技術(shù)二的頻率響應(yīng)曲線、圖中2表示現(xiàn)有技術(shù)三的頻率響應(yīng)曲線、圖中3表示本實(shí)用新型具體實(shí)施例一的頻率響應(yīng)曲線。由圖中可以看出,在待放大信號(hào)輸入端增加電感,帶寬明顯增加,而本實(shí)用新型與現(xiàn)有技術(shù)三相比,本實(shí)用新型的高速放大電路的頻率諧振點(diǎn)由原來(lái)轉(zhuǎn)移到,即諧振點(diǎn)在更高的頻率,更大增加帶寬,有助于整體的頻率響應(yīng)曲線的提升。
一種高速放大電路,采用電感去諧振掉部分電容,在無(wú)需增加輸出電流的情況下,實(shí)現(xiàn)更高的帶寬增加,增益更大,功耗低。
以上是對(duì)本實(shí)用新型的較佳實(shí)施進(jìn)行了具體說(shuō)明,但本實(shí)用新型創(chuàng)造并不限于所述實(shí)施例,熟悉本領(lǐng)域的技術(shù)人員在不違背本實(shí)用新型精神的前提下還可作出種種的等同變形或替換,這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。