本申請(qǐng)案主張2014年6月23日提出申請(qǐng)的第62/015,530號(hào)美國(guó)臨時(shí)申請(qǐng)案及2014年10月1日提出申請(qǐng)的第62/058,372號(hào)美國(guó)臨時(shí)申請(qǐng)案的優(yōu)先權(quán)，所述臨時(shí)申請(qǐng)案出于任何目的以其全文引用的方式并入本文中。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路的領(lǐng)域，且特定來說涉及用于提供模塊化堆疊式集成電路(例如，用作嵌入式計(jì)算系統(tǒng))的系統(tǒng)及方法。

背景技術(shù)：

電子系統(tǒng)的設(shè)計(jì)需要使用通過專門化制作工藝制造的電子組件。電子系統(tǒng)通常通過將若干個(gè)電子組件連接在一起而建立于印刷電路板上。對(duì)于需要極端小型化及超低電力操作的應(yīng)用，以印刷電路板及離散組件建立的系統(tǒng)導(dǎo)致笨重且具低能量效率的設(shè)計(jì)。尤其對(duì)于‘物聯(lián)網(wǎng)’應(yīng)用，電路需要利用小電池(例如扣式電池)操作達(dá)延長(zhǎng)的時(shí)間周期。利用當(dāng)前現(xiàn)有技術(shù)的針對(duì)嵌入及物聯(lián)網(wǎng)設(shè)計(jì)的目前技術(shù)水平的裝置趨向于犧牲性能及功能性來實(shí)現(xiàn)較長(zhǎng)電池壽命。以其它方式，當(dāng)前技術(shù)中的小型化及電力減小可通過將電路集成于單片半導(dǎo)體上而實(shí)現(xiàn)，其代價(jià)是納米尺度工程設(shè)計(jì)、昂貴設(shè)計(jì)工具以及長(zhǎng)開發(fā)循環(huán)及制造周轉(zhuǎn)時(shí)間。因此，可需要用于提供具有小外形規(guī)格及低電力消耗的模塊化堆疊式集成電路的經(jīng)改進(jìn)方法及系統(tǒng)。

技術(shù)實(shí)現(xiàn)要素：

描述用于產(chǎn)生包括模塊化堆疊式集成電路的嵌入式計(jì)算系統(tǒng)的系統(tǒng)及方法。根據(jù)本文中的一些實(shí)例，一種系統(tǒng)包含基底芯片，所述基底芯片可包含用于將裸片附接到所述基底芯片的多個(gè)附接狹槽。所述附接狹槽中的一或多者可為可編程附接狹槽。所述基底芯片可進(jìn)一步包含用于互連附接到所述基底芯片的所述裸片的電路。舉例來說，所述基底芯片可包含多個(gè)縱橫開關(guān)，所述縱橫開關(guān)中的每一者與所述多個(gè)附接狹槽中的相應(yīng)者相關(guān)聯(lián)。所述基底芯片可進(jìn)一步包含配置塊，所述配置塊適于接收及發(fā)射用于在將一或多個(gè)裸片附接到所述基底芯片時(shí)確定一或多個(gè)附接狹槽的被電連接信號(hào)線的測(cè)試信號(hào)，且進(jìn)一步適于接收用于將所述縱橫開關(guān)的信號(hào)(包含電力及接地)通道編程的配置數(shù)據(jù)。

在根據(jù)本發(fā)明的一些實(shí)例中，一種系統(tǒng)可包含具有多個(gè)附接狹槽的基底芯片。所述系統(tǒng)進(jìn)一步包含在所述多個(gè)附接狹槽中的相應(yīng)者處附接到所述基底芯片的多個(gè)裸片(還稱為模塊化塊、組件、模塊化組件或小芯片)。所述基底芯片的所述附接狹槽中的一或多者可為可編程的。所述基底芯片可進(jìn)一步包含用于互連附接到所述基底芯片的所述裸片的電路。舉例來說，所述基底芯片可包含多個(gè)縱橫開關(guān)，所述縱橫開關(guān)中的每一者與所述多個(gè)附接狹槽中的相應(yīng)者相關(guān)聯(lián)。所述基底芯片進(jìn)一步包含測(cè)試與配置塊，所述測(cè)試與配置塊適于接收及發(fā)射用于在將一或多個(gè)裸片附接到所述基底芯片時(shí)確定一或多個(gè)附接狹槽的引腳的性質(zhì)的測(cè)試信號(hào)，且進(jìn)一步適于接收用于將所述縱橫開關(guān)的信號(hào)通道編程的配置數(shù)據(jù)。

產(chǎn)生模塊化集成電路的方法可包含：將第一裸片耦合到基底芯片的第一附接狹槽且將第二裸片耦合到所述基底芯片的第二附接狹槽，所述基底芯片包括耦合到所述第一及第二附接狹槽中的相應(yīng)者的第一及第二可編程縱橫開關(guān)；確定所述基底芯片的第一金屬觸點(diǎn)陣列與第一裸片觸點(diǎn)之間及所述基底芯片的第二金屬觸點(diǎn)陣列與第二裸片觸點(diǎn)之間的連接性以產(chǎn)生對(duì)準(zhǔn)數(shù)據(jù)；在所述第一及第二可編程縱橫開關(guān)的相應(yīng)存儲(chǔ)器元件中接收用于所述第一及第二可編程縱橫開關(guān)的配置數(shù)據(jù)；及基于所述所接收配置數(shù)據(jù)及所產(chǎn)生對(duì)準(zhǔn)數(shù)據(jù)而將所述第一及第二可編程縱橫開關(guān)的信號(hào)通道編程。

附圖說明

圖1是根據(jù)本發(fā)明的實(shí)例的包含基底芯片的系統(tǒng)的框圖。

圖2是根據(jù)本發(fā)明的實(shí)例的包含基底芯片及附接到基底芯片的多個(gè)模塊化裸片的系統(tǒng)的簡(jiǎn)化俯視圖。

圖3是沿著圖2中的線3-3截取的圖2中的系統(tǒng)的簡(jiǎn)化橫截面圖。

圖4是圖解說明圖2中的系統(tǒng)的特定組件的簡(jiǎn)化等軸分解視圖。

圖5是根據(jù)本發(fā)明的系統(tǒng)的功能框圖。

圖6是根據(jù)本發(fā)明的可配置接線盒的功能框圖。

圖7A是根據(jù)本發(fā)明的具有多個(gè)可編程縱橫開關(guān)的基底芯片的實(shí)例的說明。

圖7B是包括用于將圖7A中的實(shí)例中的縱橫開關(guān)編程的配置數(shù)據(jù)的配置表。

圖8是根據(jù)本發(fā)明的一些實(shí)例的系統(tǒng)的框圖。

圖9A是根據(jù)本發(fā)明的一些實(shí)例的圖8中的系統(tǒng)的特定組件的框圖。

圖9B是根據(jù)本發(fā)明的其它實(shí)例的圖8中的系統(tǒng)的特定組件的框圖。

圖10是根據(jù)本發(fā)明的被電連接凸塊的輪廓映射的實(shí)例。

圖11是根據(jù)本文中的一些實(shí)例的用于測(cè)試及對(duì)準(zhǔn)的方法的流程圖。

圖12是根據(jù)本發(fā)明的其它實(shí)例的系統(tǒng)的框圖。

圖13是根據(jù)本文中的其它實(shí)例的用于測(cè)試及對(duì)準(zhǔn)的方法的流程圖。

圖14是根據(jù)本發(fā)明的一些實(shí)例的包含測(cè)試與配置塊的系統(tǒng)的框圖。

圖15是根據(jù)本發(fā)明的一些實(shí)例的包含測(cè)試與配置塊的系統(tǒng)的框圖。

圖16是根據(jù)本發(fā)明的用于產(chǎn)生堆疊式集成電路的方法的流程圖。

圖17是根據(jù)本發(fā)明的電子系統(tǒng)的簡(jiǎn)化等軸視圖。

圖18是圖17中的電子系統(tǒng)的簡(jiǎn)化橫截面圖。

圖19是根據(jù)本發(fā)明的其它實(shí)例的電子系統(tǒng)的簡(jiǎn)化等軸視圖。

圖20是根據(jù)本發(fā)明的又一些實(shí)例的電子系統(tǒng)的簡(jiǎn)化等軸視圖。

具體實(shí)施方式

下文陳述特定細(xì)節(jié)以提供對(duì)附圖中所描繪的實(shí)施例的充分理解。然而，一些實(shí)施例可不包含所有所描述細(xì)節(jié)。所屬領(lǐng)域的技術(shù)人員將清楚，可在不存在這些特定細(xì)節(jié)的情況下實(shí)踐本發(fā)明的實(shí)施例。在一些實(shí)例中，可能不展示眾所周知的結(jié)構(gòu)以便避免不必要地使本發(fā)明的所描述實(shí)施例模糊。此外，本文中所描述的特定實(shí)施例以實(shí)例方式提供且不應(yīng)用于將本發(fā)明的范圍限制于這些特定實(shí)施例。

現(xiàn)在參考圖1到6，將描述根據(jù)本發(fā)明的實(shí)例的包含基底芯片的系統(tǒng)。圖1展示系統(tǒng)10的框圖。系統(tǒng)10包含由半導(dǎo)體材料制成的基底芯片100?；仔酒?00包含多個(gè)附接狹槽110及與多個(gè)附接狹槽110中的相應(yīng)者相關(guān)聯(lián)的多個(gè)可配置接線盒120?；仔酒?00還包含一或多個(gè)功能塊，所述功能塊嵌入于基底芯片中或以包括經(jīng)配置以提供可為不同類型的應(yīng)用所共用的功能性的電路132、134、136(在本文中可互換地稱為塊或模塊)的小芯片130的形式附接。舉例來說，基底芯片100可包含若干塊，所述塊提供例如以下的功能性：電力管理(例如，塊132)、輸入/輸出(例如，塊134)、電壓調(diào)節(jié)、時(shí)鐘、安全及互連?；仔酒?00可包含可經(jīng)配置以用于測(cè)試基底芯片100與附接到基底芯片100的裸片之間的連接并使所述連接對(duì)準(zhǔn)的一或多個(gè)測(cè)試與配置塊(例如，塊136)。根據(jù)本發(fā)明的測(cè)試與配置塊還可提供用于將可配置接線盒(例如，盒120)編程的功能性，如將進(jìn)一步描述?；仔酒?00可耦合到封裝300。

如所描述，基底芯片100包含用于將裸片200(本文中還稱為組件200或模塊化組件200)耦合到基底芯片100的多個(gè)附接狹槽110。基底芯片100可包含用于將任何數(shù)目個(gè)裸片耦合到基底芯片100的任何數(shù)目個(gè)附接狹槽。個(gè)別裸片可包括用于執(zhí)行事實(shí)上任何所要功能性的電路(例如，塊210、220、230)。附接狹槽110指的是基底芯片100的觸點(diǎn)側(cè)140上的區(qū)域111(例如，參見圖4)。個(gè)別附接狹槽包括用于形成與可附接到基底芯片100的組件200的電連接的多個(gè)金屬觸點(diǎn)112?；仔酒?00的金屬觸點(diǎn)112可具有例如柱、墊、凸塊或微凸塊的任何幾何形狀且可由例如金屬的導(dǎo)電材料制成。在實(shí)例中，基底芯片100的金屬觸點(diǎn)112可包括金屬表面凸塊或微凸塊、金屬柱、金屬墊或?qū)⒔饘僦瞥山饘儆|點(diǎn)的任何其它構(gòu)件。表面凸塊與凸塊可在本文中互換地使用。

類似地，個(gè)別組件200包括觸點(diǎn)側(cè)204且包含金屬觸點(diǎn)202(例如，表面凸塊)，所述金屬觸點(diǎn)可在大小、形狀或布置上不同于基底芯片100的金屬觸點(diǎn)112的大小、形狀或布置?；仔酒?00的金屬觸點(diǎn)112可以但不必均勻地間隔開。

附接狹槽110中的一或多者可為可編程的，使得其可適應(yīng)包括事實(shí)上任何類型的電路且具有不同輸入/輸出通道(本文中還稱為信號(hào)線的信號(hào)通道)及走線需要的各種裸片中的任一者。以此方式，可使用根據(jù)本發(fā)明的基底芯片并堆疊經(jīng)配置以提供可為所要的不同功能性的不同裸片來產(chǎn)生堆疊式集成電路。如將進(jìn)一步描述，可將電路示意圖加載到基底芯片100上，且可將附接狹槽110編程為基于所述示意圖提供輸入/輸出通道。與給定附接狹槽110相關(guān)聯(lián)的金屬觸點(diǎn)112的數(shù)目、大小及/或間距不必與特定裸片200的金屬觸點(diǎn)202的數(shù)目、大小及/或間距對(duì)應(yīng)。附接具有不同于基底芯片的金屬觸點(diǎn)的金屬觸點(diǎn)的裸片的能力可實(shí)現(xiàn)模塊化以及減小根據(jù)本發(fā)明的嵌入式計(jì)算系統(tǒng)的復(fù)雜性及制造和組裝成本。可由基底芯片與裸片上的金屬觸點(diǎn)的大小、形狀及布置的差異導(dǎo)致的個(gè)別金屬觸點(diǎn)之間的不對(duì)準(zhǔn)可由根據(jù)本發(fā)明的測(cè)試與配置塊(例如，塊136)解決。

圖2到4圖解說明根據(jù)本發(fā)明的實(shí)例的系統(tǒng)20的不同視圖。系統(tǒng)20包含基底芯片100、多個(gè)模塊化裸片200及封裝300。圖2是系統(tǒng)20的簡(jiǎn)化俯視圖，圖3是沿著圖2中的線3-3截取的系統(tǒng)20的簡(jiǎn)化橫截面圖，且圖4是系統(tǒng)20的簡(jiǎn)化分解視圖。在圖2到4中的實(shí)例中，多個(gè)裸片200耦合到基底芯片100以產(chǎn)生嵌入式計(jì)算系統(tǒng)22。圖2到4中所展示的特定數(shù)目個(gè)個(gè)別裸片僅為說明性的，且將理解，包括經(jīng)編程為具有任何類型的功能性的任何數(shù)目個(gè)裸片的實(shí)施例在本發(fā)明的范圍內(nèi)。

在一些實(shí)例中，根據(jù)本發(fā)明的裸片200可包含經(jīng)配置以提供處理器、存儲(chǔ)器、傳感器、致動(dòng)器、接收器、發(fā)射器、專用裸片或其組合的功能性的電路。在本文中的實(shí)例中，系統(tǒng)20包含多個(gè)裸片或模塊化組件200，所述裸片或模塊化組件包含配置為處理器的第一塊210、配置為存儲(chǔ)器的第二塊220、配置為無線電器件的第三塊230及配置為傳感器的第四塊240。系統(tǒng)20還可包含離散組件(例如，組件250、260)，例如晶體、電容器及電感器(作為實(shí)例)。

多個(gè)裸片200可包含：第一裸片200-1，其包括第一塊210，可包含第一裸片金屬觸點(diǎn)212(例如，第一裸片表面凸塊212)；第二裸片200-2，其包括第二塊220，可包含第二裸片金屬觸點(diǎn)222(例如，第二裸片表面凸塊222)；第三裸片200-3，其包括第三塊230，可包含第三裸片金屬觸點(diǎn)232(例如，第三裸片表面凸塊232)等等。裸片200中的任一者的金屬觸點(diǎn)212可以但不必均勻地間隔開。裸片200可具有不同形狀及大小，且可具有定為不同間距及大小的金屬觸點(diǎn)202。如將了解，第四裸片表面凸塊242中的個(gè)別者大于第二裸片表面凸塊222中的個(gè)別者但小于第三裸片表面凸塊232中的個(gè)別者。個(gè)別裸片的表面凸塊可布置成規(guī)則或不規(guī)則陣列(例如，第二裸片表面凸塊的陣列224、第三裸片表面凸塊的陣列234、第四裸片表面凸塊的陣列244)。陣列中的表面凸塊之間的間隔(還稱為間距)可不同。舉例來說，陣列244中的表面凸塊的間距可比陣列234中的表面凸塊的間距細(xì)，但比陣列224中的表面凸塊的間距粗。圖2到4中所展示的裸片表面凸塊的特定實(shí)例僅出于說明目的而提供，且將理解，金屬觸點(diǎn)(例如，表面凸塊、條帶等)的形狀、大小及布置的任何組合可用于根據(jù)本發(fā)明的實(shí)施例中。

裸片200可通過以下操作安裝到基底芯片100：以面對(duì)面關(guān)系布置所述裸片與基底芯片(例如，使其分別的觸點(diǎn)側(cè)204與140彼此面對(duì))，使得基底芯片的金屬觸點(diǎn)中的至少一些(例如，表面凸塊112)與裸片的金屬觸點(diǎn)中的至少一些(例如，表面凸塊202)物理接觸?？蓪⒔佑|的表面金屬凸塊熔融以在基底芯片100上的電路與裸片200上的電路之間進(jìn)行電連接(本文中還稱為互連)。如將了解，用于使用焊料凸塊以面對(duì)面方式將裸片或芯片耦合在一起的已知表面安裝技術(shù)可具有特定缺點(diǎn)。舉例來說，可需要大的制造精確度來產(chǎn)生包含具有精確或接近精確間距的焊料凸塊陣列的裸片或芯片。另外，可需要費(fèi)勁的對(duì)準(zhǔn)來確保一個(gè)裸片的特定凸塊位于與配合裸片的特定凸塊接觸所需的精確位置中。根據(jù)本發(fā)明的用于產(chǎn)生堆疊式集成電路(例如，嵌入式計(jì)算系統(tǒng)22)的系統(tǒng)及方法可減小所需制造精確度且簡(jiǎn)化嵌入式計(jì)算系統(tǒng)的組裝。

嵌入式計(jì)算系統(tǒng)22可耦合到封裝300(例如)以保護(hù)系統(tǒng)22的敏感組件免受物理損壞。封裝300可圍封系統(tǒng)22的至少一部分且因此給系統(tǒng)22提供額外強(qiáng)度及剛性。在一些實(shí)例中，封裝300可完全或部分圍封裸片200及/或基底芯片100。在圖2到4中的實(shí)例中，封裝300包含腔或凹部310?；仔酒?00可耦合到封裝300，其中基底芯片100的觸點(diǎn)側(cè)140面對(duì)腔310，使得在將基底芯片100耦合到封裝300時(shí)裸片200接納于封裝300的凹部310中。以此方式，封裝300可保護(hù)裸片及金屬連接免受損壞。腔310可通過減小系統(tǒng)20的總厚度而提供較低外形設(shè)計(jì)的增加的優(yōu)點(diǎn)。封裝300可包含用于將嵌入式計(jì)算系統(tǒng)22電耦合到外部組件(例如，較大計(jì)算系統(tǒng)的電路板及/或額外電源)的金屬墊320及連接器330。

現(xiàn)在參考圖5到7，進(jìn)一步詳細(xì)地描述基底芯片100的特征。圖5展示系統(tǒng)30(例如，嵌入式計(jì)算系統(tǒng)22)的功能框圖，所述系統(tǒng)包含基底芯片100及耦合到基底芯片100的多個(gè)模塊化塊200?；仔酒?00包含多個(gè)接線盒120，每一接線盒與基底芯片100的附接狹槽110相關(guān)聯(lián)?；仔酒?00包含多個(gè)總線150(例如，水平總線及垂直總線)。水平總線152用于信息傳遞。水平總線可包含數(shù)據(jù)通道、控制通道及測(cè)試/調(diào)試通道。垂直總線154(例如，從基底芯片100的觸點(diǎn)側(cè)進(jìn)入接線盒的總線)用于將模塊化組件200連接到基底芯片100。垂直總線可包含數(shù)據(jù)通道、控制通道、測(cè)試/調(diào)試通道及電力供應(yīng)連接。通道與信號(hào)線可在本文中互換地使用。如先前所描述，基底芯片100還可包含電力管理電路(例如，電力管理模塊132)、輸入/輸出電路(例如，I/O模塊134)及測(cè)試與對(duì)準(zhǔn)電路(例如，測(cè)試與配置模塊136)?；仔酒?00還可包含經(jīng)配置以提供上拉/下拉功能性(例如)以防止電節(jié)點(diǎn)浮動(dòng)且還提供電力及接地連接的電路(例如，圖7A的塊138)。

接線盒120可為在制造時(shí)以及在運(yùn)行時(shí)間期間在現(xiàn)場(chǎng)可編程的。即，基底芯片100可借助于接線盒120的可編程性而為現(xiàn)場(chǎng)及/或工廠可編程的。因此，接線盒120可在本文中可互換地稱為可配置接線盒120。在一些實(shí)施例中，接線盒120中的一或多者可使用可編程縱橫開關(guān)122實(shí)施，如圖6及7中所展示。

現(xiàn)在參考圖6及7，接線盒120可包括縱橫開關(guān)122，所述縱橫開關(guān)可與基底芯片100的特定附接狹槽110相關(guān)聯(lián)。如圖7A中所展示，縱橫開關(guān)122包括布置成矩陣配置的多個(gè)開關(guān)123?？v橫開關(guān)122進(jìn)一步包括形成互連線的交叉圖案的多個(gè)輸入/輸出(I/O)通道，可通過閉合位于給定相交點(diǎn)處的開關(guān)而在所述互連線之間建立連接。

基底芯片100的縱橫開關(guān)122可為可基于配置數(shù)據(jù)而編程的，所述配置數(shù)據(jù)存儲(chǔ)于基底芯片100的相應(yīng)接線盒120上或被發(fā)射到所述相應(yīng)接線盒。接線盒120可包含存儲(chǔ)器元件124(本文中還稱為現(xiàn)場(chǎng)可編程配置塊124)，所述存儲(chǔ)器元件可經(jīng)配置以存儲(chǔ)用于將縱橫開關(guān)122的輸入/輸出通道編程的配置數(shù)據(jù)。配置數(shù)據(jù)可經(jīng)由配置總線156加載到現(xiàn)場(chǎng)可編程配置塊124上。在一些實(shí)例中，對(duì)應(yīng)于所要電路示意圖的配置數(shù)據(jù)可加載到基底芯片100上。所述配置數(shù)據(jù)可用于配置縱橫開關(guān)122的個(gè)別開關(guān)123的接通/關(guān)斷狀態(tài)以便提供所要連接性。圖7B中的表160展示通過加載到基底芯片100上的配置數(shù)據(jù)形成的互連以提供圖7A中所展示的實(shí)例性連接性方案。

如將了解，個(gè)別附接狹槽110可包含比特定組件200可需要的多的數(shù)目個(gè)可用附接信號(hào)線(本文中還稱為引腳)。舉例來說，個(gè)別附接狹槽110可包含多個(gè)金屬觸點(diǎn)(例如，基底芯片表面凸塊)，且每一個(gè)別凸塊可充當(dāng)附接信號(hào)線。與基底芯片表面凸塊的數(shù)目相比，附接到基底芯片100的個(gè)別裸片可包含相同或較少數(shù)目個(gè)金屬觸點(diǎn)(例如，裸片表面凸塊)。即，附接到基底芯片的個(gè)別塊可包含多個(gè)信號(hào)線，且可使其信號(hào)線中的全部或一些電耦合到模塊化裸片及基底芯片中的其它塊的信號(hào)線。在一些實(shí)例中，與給定附接狹槽110相關(guān)聯(lián)的金屬觸點(diǎn)的僅一部分可為現(xiàn)用的(例如，電耦合到基底芯片100上的另一金屬觸點(diǎn)及/或電路)。

在圖7A及7B中的實(shí)例中，傳感器塊240具有兩個(gè)信號(hào)線，且傳感器塊240的兩個(gè)信號(hào)線s1及s2均通過縱橫開關(guān)中的一或多者電連接到基底芯片及所附接裸片上的其它塊。特定來說，傳感器塊240的信號(hào)線s1可通過閉合開關(guān)x1到x6耦合到處理器塊210的信號(hào)線p4，且傳感器塊240的信號(hào)線s2可通過閉合開關(guān)x7到x13耦合到無線電器件塊230的信號(hào)線r3、存儲(chǔ)器塊220的信號(hào)線m4及處理器塊210的信號(hào)線p6以及耦合到基底芯片塊(例如，基底芯片100的塊132、134及136)。無線電器件塊230具有三個(gè)信號(hào)線，且所述信號(hào)線中的兩者電耦合到基底芯片100且經(jīng)由所述基底芯片電耦合到裸片上的塊。如上文所提及，無線電器件塊230的信號(hào)線r3經(jīng)由開關(guān)x7到x13耦合到傳感器塊240的信號(hào)線s2、存儲(chǔ)器塊220的信號(hào)線m4及處理器塊210的信號(hào)線p6以及耦合到基底芯片塊(例如，基底芯片100的塊132、134及136)。無線電器件塊230的信號(hào)線r2經(jīng)由開關(guān)x14到x16耦合到處理器塊210的信號(hào)線p5，且無線電器件塊230的信號(hào)線r1被解耦。存儲(chǔ)器塊220包括5個(gè)信號(hào)線，其中的四者被耦合，且處理器塊210使其信號(hào)線中的全部連接到基底芯片并經(jīng)由基底芯片100連接到其它組件塊。以此方式，可將電連接的事實(shí)上任何所要組合編程到每一接線盒120的縱橫開關(guān)122中以便將組件200的事實(shí)上任何組合耦合在一起。

如先前所描述，基底芯片100可包含測(cè)試與配置塊(例如，塊136)，所述測(cè)試與配置塊可提供特定測(cè)試與對(duì)準(zhǔn)功能性以及實(shí)現(xiàn)基底芯片100的可配置接線盒120的可編程性。舉例來說，所述測(cè)試與配置塊可包含經(jīng)配置以產(chǎn)生用于確定基底芯片的金屬觸點(diǎn)與附接到基底芯片的裸片的金屬觸點(diǎn)之間的連接性的測(cè)試信號(hào)的電路。在其它實(shí)例中，所述測(cè)試與配置塊可經(jīng)配置以接收用于將基底芯片100的縱橫開關(guān)中的一或多者編程的配置數(shù)據(jù)?，F(xiàn)在參考圖8到14，將進(jìn)一步描述根據(jù)本發(fā)明的基底芯片的測(cè)試與對(duì)準(zhǔn)功能性。

圖8展示根據(jù)本發(fā)明的一些實(shí)例的系統(tǒng)40。系統(tǒng)40可包含本文中所描述的系統(tǒng)10、20、30的特征中的一些或全部。舉例來說，系統(tǒng)40可包含基底芯片400，所述基底芯片包括與基底芯片400的附接狹槽410相關(guān)聯(lián)的表面凸塊412的陣列414?；仔酒?00還可包含測(cè)試與配置塊436。陣列中的基底芯片表面凸塊412中的每一者經(jīng)由測(cè)試總線420耦合到測(cè)試與配置塊436。圖9A及9B展示根據(jù)本發(fā)明的一些實(shí)例的測(cè)試與配置塊436、436’。

現(xiàn)在參考圖8及9，裸片450可耦合到附接狹槽410。如所圖解說明，裸片450包括多個(gè)裸片表面凸塊452，例如，凸塊I到IX?；仔酒箟K412布置成陣列，所述陣列包括比裸片表面凸塊452的間距細(xì)的間距。因此，當(dāng)將裸片450耦合到基底芯片400時(shí)，裸片表面凸塊452與基底芯片表面凸塊412稱作呈一對(duì)多配置?；仔酒?00可經(jīng)配置以適應(yīng)具有任何數(shù)目及/或大小的表面凸塊的任何種類的裸片。在一些實(shí)例中，裸片表面凸塊可具有與基底芯片凸塊相同的大小及/或間距。舉例來說，在其中基底芯片凸塊與裸片表面凸塊為相同或幾乎相同的大小的實(shí)施例中，基底芯片與裸片凸塊可呈一對(duì)一配置，如參考圖12及13進(jìn)一步描述。

基底芯片400包含測(cè)試與配置塊436，所述測(cè)試與配置塊經(jīng)配置以通過確定基底芯片表面凸塊412與裸片表面凸塊452之間的連接性而解決基底芯片400與裸片450之間的不對(duì)準(zhǔn)。在圖8中的實(shí)例中，附接狹槽410包括布置成行1到15及列a到p的基底芯片表面凸塊412的15x16陣列。出于說明的目的，每一基底芯片表面凸塊412由一字母數(shù)字字符識(shí)別(例如，1a到15a對(duì)應(yīng)于基底芯片表面凸塊的陣列的第一列中的凸塊)，然而，將理解，圖8中所展示的凸塊的數(shù)目及特定布置僅為示范性的，且不限制本發(fā)明的范圍。類似地，裸片芯片表面凸塊452(例如，凸塊I到IX)的數(shù)目及布置也僅為說明性且并非限制性的。

當(dāng)將裸片定位到根據(jù)本發(fā)明的基底芯片上時(shí)，裸片表面凸塊中的個(gè)別一者可與基底芯片凸塊中的一或多者物理接觸且可因此與其電連接。在圖8中的實(shí)例中，裸片表面凸塊IV與基底芯片表面凸塊9c、10c、9d及10d接觸。裸片表面凸塊V至少與基底芯片表面凸塊9g及9h接觸但不與基底芯片表面凸塊9i接觸。

測(cè)試與配置塊436包含用于發(fā)射及接收測(cè)試信號(hào)的電路，所述測(cè)試信號(hào)可用于在將裸片450附接到基底芯片400之后確定基底芯片400與裸片450之間的電連接性。測(cè)試與配置塊436可包含經(jīng)配置以執(zhí)行如下文將進(jìn)一步描述的額外功能性的額外電路440，如將參考圖14及15進(jìn)一步描述。

在一些實(shí)例中，測(cè)試與配置塊436可包含一或多個(gè)測(cè)試頭塊438。測(cè)試頭塊438可包括多個(gè)發(fā)射/接收塊439，每一發(fā)射/接收塊耦合到基底芯片表面凸塊412中的個(gè)別者。發(fā)射/接收塊439可配置為將測(cè)試信號(hào)發(fā)射到其所耦合到的個(gè)別凸塊及從所述個(gè)別凸塊接收測(cè)試信號(hào)。在對(duì)準(zhǔn)測(cè)試期間，發(fā)射/接收塊439中的一者經(jīng)配置以將測(cè)試信號(hào)發(fā)送到所述特定發(fā)射/接收塊所耦合到的基底芯片表面凸塊412。發(fā)射/接收塊439中的其它者(舉例來說，耦合到相鄰基底芯片表面凸塊的發(fā)射/接收塊)經(jīng)配置以充當(dāng)監(jiān)聽器塊(例如，這些發(fā)射/接收塊經(jīng)配置以響應(yīng)于測(cè)試信號(hào)而接收響應(yīng)信號(hào))。如將了解，響應(yīng)信號(hào)將從由于連接到同一裸片表面凸塊而電短接在一起的基底芯片表面凸塊接收且將不從被隔離的基底芯片表面凸塊接收。

在圖9A中的實(shí)例中，基底芯片凸塊9g耦合到發(fā)射/接收塊439-9g，基底芯片凸塊9h耦合到發(fā)射/接收塊439-9h，且基底芯片凸塊9i耦合到發(fā)射/接收塊439-9i。在測(cè)試程序期間，塊439-9h可經(jīng)配置以將測(cè)試模式發(fā)射到接收凸塊(例如，凸塊9h)，而監(jiān)聽器塊(例如，塊439-9g及439-9i)經(jīng)配置以從相鄰?fù)箟K9g、9i接收測(cè)試模式。測(cè)試模式借助于監(jiān)聽器塊439-9g耦合到電連接到接收凸塊9h所連接到的同一裸片表面凸塊(例如，凸塊V)的凸塊9g而在監(jiān)聽器塊439-9g處接收。測(cè)試模式不在439-9i上接收，因?yàn)?39-9i未電連接到439-9h。接收凸塊及所有經(jīng)短接凸塊共同分組成一組被電連接凸塊430。針對(duì)所有基底芯片表面凸塊412重復(fù)此測(cè)試程序以識(shí)別額外的若干組被電連接凸塊。關(guān)于若干組的經(jīng)識(shí)別被電連接凸塊的信息(例如，對(duì)準(zhǔn)信息)可被存儲(chǔ)且隨后用于配置基底芯片與附接到基底芯片的裸片之間的信號(hào)的路由。

圖9B展示根據(jù)本發(fā)明的其它實(shí)例的測(cè)試與配置塊436’。在圖9B中的實(shí)例中，替代使用測(cè)試模式，測(cè)量模擬電參數(shù)以確定連接及其質(zhì)量。類似于測(cè)試與配置塊436，測(cè)試與配置塊436’包含用于發(fā)射及接收測(cè)試信號(hào)的電路，所述測(cè)試信號(hào)用于在裸片450將附接到基底芯片400之后確定基底芯片400與裸片450之間的連接性。舉例來說，測(cè)試與配置塊436’可包含一或多個(gè)測(cè)試頭塊438’。測(cè)試與配置塊436’可包含額外電路440’，所述額外電路可包含電路440的功能性中的一或多者。

測(cè)試頭塊438’可包括多個(gè)測(cè)試塊439’，每一測(cè)試塊耦合到基底芯片表面凸塊412中的個(gè)別者。發(fā)射/接收測(cè)試塊439’可配置為發(fā)射測(cè)試信號(hào)及從個(gè)別凸塊接收測(cè)試信號(hào)。在此情形中，替代發(fā)送測(cè)試模式(如同圖9A中的實(shí)例)，由電壓信號(hào)或電流信號(hào)驅(qū)動(dòng)受測(cè)試的基底芯片表面凸塊(例如，凸塊9h)，同時(shí)使相鄰?fù)箟K(例如，凸塊9g及9i)接地。測(cè)量相鄰?fù)箟K處的電流或電壓改變以確定相鄰?fù)箟K之間的電連接性。在一些實(shí)例中，在進(jìn)行電測(cè)量時(shí)使用凸塊對(duì)配置。即，驅(qū)動(dòng)所述對(duì)中的一個(gè)凸塊，同時(shí)使所述對(duì)中的第二相鄰?fù)箟K接地，且相鄰者對(duì)中的其余者為電浮動(dòng)的。在其它實(shí)例中，使用多凸塊配置，其中使被驅(qū)動(dòng)凸塊的多個(gè)相鄰?fù)箟K接地(例如，如圖9B中所展示)。測(cè)試結(jié)果可被存儲(chǔ)且隨后用于確定對(duì)準(zhǔn)并配置凸塊連接。

如將了解，在一對(duì)多配置中，一或多個(gè)基底芯片表面凸塊可連接到單個(gè)裸片表面凸塊。圖10圖解說明可使用測(cè)試與配置塊436、436’產(chǎn)生的連接性輪廓映射480的實(shí)例。連接性輪廓映射480指示連接到裸片表面凸塊的基底芯片表面凸塊。所述映射包括單元484的陣列482，所述陣列具有對(duì)應(yīng)于圖8中的陣列(例如，行1到15及列a到p)的大小。陣列482中的個(gè)別單元484對(duì)應(yīng)于基底芯片表面凸塊412中的個(gè)別者且相應(yīng)地以對(duì)應(yīng)字母數(shù)字字符標(biāo)示。在連接性輪廓映射480上被加陰影的單元對(duì)應(yīng)于電連接到裸片芯片表面凸塊的基底芯片表面凸塊。陰影單元的群集486對(duì)應(yīng)于連接到同一裸片表面凸塊的基底芯片表面凸塊的群組。在圖10中的實(shí)例中，陰影單元的九個(gè)群集486中的每一者與和裸片芯片凸塊接觸的所連接基底芯片表面凸塊的群組(本文中還稱為被電連接凸塊的群組或組)對(duì)應(yīng)。所連接基底芯片表面凸塊的群組中的個(gè)別凸塊(例如)通過將耦合到所連接基底芯片表面凸塊的群組的開關(guān)群組設(shè)定為可為所要的相同接通或關(guān)斷狀態(tài)而被一起走線。

圖11展示根據(jù)本發(fā)明的用于測(cè)試與對(duì)準(zhǔn)的方法500的流程圖。方法500可用于確定呈一對(duì)多配置的凸塊連接。測(cè)試程序500的特定步驟可體現(xiàn)于測(cè)試與配置塊436、436’中。

所述方法通過選擇基底芯片表面凸塊(例如，測(cè)試凸塊)進(jìn)行測(cè)試而開始，如方框510中所展示。接下來，將耦合到測(cè)試凸塊的發(fā)射/接收塊配置為將測(cè)試信號(hào)發(fā)射到測(cè)試凸塊，如方框520中所展示。將耦合到鄰近基底芯片表面凸塊(本文中還稱為相鄰?fù)箟K)的發(fā)射/接收塊配置為接收信號(hào)，如方框530中所展示。將測(cè)試信號(hào)發(fā)送到測(cè)試凸塊且記錄針對(duì)相鄰?fù)箟K的響應(yīng)，如方框540中所展示。如果記錄到針對(duì)相鄰?fù)箟K的響應(yīng)，那么所述相鄰?fù)箟K具有與受測(cè)試凸塊的電連接，且因此將與受測(cè)試凸塊被一起走線。換句話說，如果從給定相鄰?fù)箟K接收到響應(yīng)信號(hào)，那么將所述相鄰?fù)箟K指定為經(jīng)短接凸塊，如方框550中所展示。將測(cè)試凸塊與經(jīng)短接凸塊分組成一組被電連接凸塊，如方框560中所展示。重復(fù)這些步驟以確定多個(gè)被電連接凸塊群組或組。在已識(shí)別若干組被電連接凸塊之后，將開關(guān)配置為使被電連接凸塊一起走線，如方框570中所展示?？苫诩虞d到基底芯片上的配置數(shù)據(jù)而針對(duì)若干組被電連接凸塊中的一或多者將縱橫開關(guān)的輸入/輸出通道的走線編程。在一些實(shí)例中，可不需要測(cè)試所有基底芯片表面凸塊，因?yàn)榭稍谧R(shí)別基底芯片表面凸塊的子組之后實(shí)現(xiàn)基底芯片與附接到基底芯片的裸片之間的恰當(dāng)對(duì)準(zhǔn)及連接性。換句話說，舉例來說，在以下情形中識(shí)別電耦合到基底芯片的信號(hào)線的所附接裸片的至少一個(gè)凸塊可為足夠的：所附接裸片在到基底芯片的連接中僅具有平移不對(duì)準(zhǔn)(例如，在橫向方向上的不對(duì)準(zhǔn))且不具有旋轉(zhuǎn)不對(duì)準(zhǔn)(例如，在徑向方向上的不對(duì)準(zhǔn))。舉例來說，在以下情形中識(shí)別電耦合到基底芯片的信號(hào)線的所附接裸片的至少兩個(gè)凸塊可為足夠的：所附接裸片在到基底芯片的連接中具有旋轉(zhuǎn)不對(duì)準(zhǔn)。將理解，基底芯片400的測(cè)試與配置塊(例如，塊436或436’)可用于解決在包含徑向方向(如圖8中所展示)及/或橫向方向(如圖12中所展示)的任何方向上的不對(duì)準(zhǔn)。

如先前所描述，裸片表面凸塊可具有與基底芯片表面凸塊相同的大小及/或間距。圖12展示根據(jù)本發(fā)明的其它實(shí)例的系統(tǒng)40’的實(shí)例。系統(tǒng)40’可包含本文中所描述的系統(tǒng)(例如，系統(tǒng)10、20、30)的特征中的一些或全部。系統(tǒng)40’包含基底芯片400’?；仔酒?00’可包含根據(jù)本發(fā)明的基底芯片的特征中的一些或全部。舉例來說，基底芯片400’可包含至少一個(gè)附接狹槽410’及與附接狹槽410’相關(guān)聯(lián)的多個(gè)基底芯片表面凸塊412’。基底芯片表面凸塊412’布置成陣列414’。在此實(shí)例中，圖解說明15x16陣列，但基底芯片表面凸塊412’的陣列可具有事實(shí)上任何大小?；仔酒砻嫱箟K412’布置成包括行1到15及列a到p的陣列。類似于圖8中的實(shí)例，為了說明的清晰，由字母數(shù)字字符識(shí)別基底芯片表面凸塊中的個(gè)別者(例如，凸塊2a到2p為布置于陣列的第二列中的基底芯片表面凸塊)。系統(tǒng)40’還包含測(cè)試與配置塊436”，且基底芯片表面凸塊412’的每一者經(jīng)由測(cè)試總線420’耦合到測(cè)試與配置塊436”。測(cè)試與配置塊436”可包含測(cè)試與配置塊436、436’的特征中的一些或全部。

裸片450’可在附接狹槽410’處耦合到基底芯片400’。裸片450’可包含多個(gè)裸片表面凸塊452’(例如，凸塊I’-IX’)?；仔酒砻嫱箟K412’具有與裸片表面凸塊452’相同的大小。裸片表面凸塊間隔開使得裸片表面凸塊中的個(gè)別一者僅接觸一個(gè)基底芯片表面凸塊。因此，基底芯片400’與裸片450’可稱作呈一對(duì)一配置。將了解，裸片450’不必具有數(shù)目與基底芯片凸塊的數(shù)目相同的凸塊。舉例來說，裸片450’可具有較少數(shù)目個(gè)裸片表面凸塊，如在圖12中所展示的實(shí)例中。然而，具有與基底芯片凸塊的陣列相同或幾乎相同的凸塊陣列(例如，相同大小、間距及數(shù)目)的裸片在本發(fā)明的范圍內(nèi)。如可觀察到，裸片450’并非在附接狹槽410’上方居中。基底芯片400’的測(cè)試與配置塊436”可經(jīng)配置以解決附接到基底芯片400’的裸片的此橫向不對(duì)準(zhǔn)。

測(cè)試與配置塊436”包含用于發(fā)射及接收測(cè)試信號(hào)的電路，所述測(cè)試信號(hào)可用于在將裸片450’附接到基底芯片400’之后確定基底芯片400’與裸片450’之間的連接性。測(cè)試與配置塊436”可包含經(jīng)配置以執(zhí)行如本文中所描述的額外功能性的額外電路。

測(cè)試與配置塊436”可包含一或多個(gè)測(cè)試頭塊438’，所述測(cè)試頭塊包括多個(gè)發(fā)射/接收塊439’，每一所述發(fā)射/接收塊耦合到基底芯片表面凸塊412’中的個(gè)別者。發(fā)射/接收塊439’可配置為將測(cè)試信號(hào)發(fā)射到其所耦合到的個(gè)別凸塊發(fā)射及從所述個(gè)別凸塊接收測(cè)試信號(hào)。在對(duì)準(zhǔn)測(cè)試期間，發(fā)射/接收塊439’中的一者經(jīng)配置以將測(cè)試信號(hào)發(fā)送到所述特定發(fā)射/接收塊所耦合到的基底芯片表面凸塊412’。耦合到其它基底芯片表面凸塊的發(fā)射/接收塊439’經(jīng)配置以響應(yīng)于測(cè)試信號(hào)而接收響應(yīng)信號(hào)。

還參考圖13，現(xiàn)在描述用于確定呈一對(duì)一配置的凸塊連接的方法600。方法600通過選擇預(yù)期用作電力(或接地，或信號(hào))凸塊的基底芯片凸塊而開始，如方框610中所展示。耦合到選定凸塊的發(fā)射/接收塊經(jīng)配置以用于測(cè)試信號(hào)發(fā)射?；陬愃祁A(yù)期，存在通過所附接裸片電力(或接地，或信號(hào))網(wǎng)格短接的其它所預(yù)期電力(或接地，或信號(hào))凸塊，因此所述方法通過以下操作繼續(xù)：選擇預(yù)期用作電力或接地凸塊的額外凸塊作為監(jiān)聽器凸塊并將耦合到這些額外凸塊的發(fā)射/接收塊配置為接收信號(hào)(例如，監(jiān)聽器塊)，如方框630及640中所展示。測(cè)試方法基于通過將測(cè)試信號(hào)注入于受測(cè)試凸塊中并監(jiān)聽連接到同一電力(或接地)網(wǎng)格的其它所預(yù)期凸塊上的響應(yīng)而驗(yàn)證此預(yù)期。接著，在受測(cè)試凸塊上發(fā)射測(cè)試信號(hào)并在連接到同一電力或接地網(wǎng)格的所預(yù)期凸塊(還稱為監(jiān)聽器凸塊)上監(jiān)聽響應(yīng)。如果如所預(yù)期在監(jiān)聽器凸塊上接收到測(cè)試信號(hào)，那么將監(jiān)聽器凸塊的位置記錄為對(duì)應(yīng)于經(jīng)驗(yàn)證裸片附接位置(如方框650中所展示)，且所述位置可隨后用于通過其耦合信號(hào)線。如果未接收到所預(yù)期響應(yīng)，那么所述預(yù)期是不正確的，且將對(duì)所預(yù)期監(jiān)聽器凸塊的其它組合進(jìn)行測(cè)試，如方框660中所展示。在針對(duì)基底芯片上的凸塊中的全部或一些完成此序列之后，針對(duì)所述凸塊中的全部或一些確定走線配置并將其編程到接線盒中，如方框670中所展示。為了實(shí)現(xiàn)恰當(dāng)對(duì)準(zhǔn)及連接性，識(shí)別僅幾個(gè)凸塊可為足夠的。

圖14及15展示根據(jù)本發(fā)明的包含測(cè)試與配置塊的系統(tǒng)的框圖。系統(tǒng)70、70’包含測(cè)試與配置塊700、700’。測(cè)試與配置塊700、700’包括配置狀態(tài)機(jī)710、710’，所述配置狀態(tài)機(jī)包含初始化控制器塊714。初始化控制器塊714可經(jīng)配置以執(zhí)行與針對(duì)系統(tǒng)的啟動(dòng)及供電序列相關(guān)聯(lián)的功能。測(cè)試與配置塊710、710’進(jìn)一步包括一或多個(gè)存儲(chǔ)器單元。舉例來說，測(cè)試與配置塊710、710’可包含非易失性永久存儲(chǔ)器720、720’。存儲(chǔ)器720、720’可在制造時(shí)通過外部測(cè)試器與編程器800、800’編程，所述外部測(cè)試器與編程器使用示意圖連接性與裸片凸塊映射810來計(jì)算開關(guān)配置820以將基底芯片100的縱橫開關(guān)122編程。

配置狀態(tài)機(jī)710、710’可經(jīng)配置以驅(qū)動(dòng)控制通道以控制電壓調(diào)節(jié)器、測(cè)試通道及開關(guān)配置通道。系統(tǒng)70、70’還可包含測(cè)試I/O接口730，所述測(cè)試I/O接口經(jīng)配置以用于將測(cè)試向量推向基底芯片表面凸塊及從基底芯片表面凸塊拉動(dòng)測(cè)試向量。開關(guān)矩陣配置接口740將開關(guān)配置加載于分布式縱橫開關(guān)矩陣中。電力供應(yīng)接口750負(fù)責(zé)接通及關(guān)斷電壓調(diào)節(jié)器以進(jìn)行電力定序。

在圖14中的實(shí)例中，系統(tǒng)70的測(cè)試與配置塊700包含可用于存儲(chǔ)配置數(shù)據(jù)(例如，現(xiàn)場(chǎng)可編程配置及運(yùn)行時(shí)間對(duì)準(zhǔn)開關(guān)配置數(shù)據(jù))的運(yùn)行時(shí)間易失性存儲(chǔ)器722。系統(tǒng)700的配置狀態(tài)機(jī)710還包含可經(jīng)配置以執(zhí)行根據(jù)本發(fā)明的用于測(cè)試與對(duì)準(zhǔn)的方法(例如，方法500及/或600)的對(duì)準(zhǔn)控制器塊712。

在圖15中的實(shí)例中，系統(tǒng)70’可經(jīng)配置以使用外部數(shù)據(jù)來執(zhí)行對(duì)準(zhǔn)測(cè)試。系統(tǒng)70’可經(jīng)配置以耦合到外部測(cè)試器與編程器800’，所述外部測(cè)試器與編程器包含經(jīng)配置以執(zhí)行根據(jù)本發(fā)明的測(cè)試與對(duì)準(zhǔn)方法(例如，方法500及/或600)的對(duì)準(zhǔn)測(cè)試塊713。系統(tǒng)70’的永久存儲(chǔ)器720’可在制造時(shí)由外部測(cè)試器與編程器800’編程。外部測(cè)試器與編程器800可組合對(duì)準(zhǔn)信息和示意圖連接性與裸片凸塊映射810以計(jì)算開關(guān)配置820’且經(jīng)由程序接口850將所述開關(guān)配置提供到系統(tǒng)70’。

描述用于產(chǎn)生模塊化集成電路的方法。根據(jù)一些實(shí)例，如圖16中所展示，方法800可包含將裸片耦合到基底芯片(方框810)，所述基底芯片包括可編程縱橫開關(guān)。所述方法可進(jìn)一步包含執(zhí)行測(cè)試與對(duì)準(zhǔn)以產(chǎn)生對(duì)準(zhǔn)信息(方框820)，所述對(duì)準(zhǔn)信息包含對(duì)被電連接金屬觸點(diǎn)群組的識(shí)別。所述方法可進(jìn)一步包含檢索用于基底芯片的縱橫開關(guān)中的一或多者的配置數(shù)據(jù)(方框830)。舉例來說，基底芯片可耦合到外部編程器(例如，外部測(cè)試器與編程器800、800’)，且所述配置數(shù)據(jù)可從所述外部編程器接收并加載到基底芯片上，如在圖15中的實(shí)例中。所述方法可進(jìn)一步包含組合配置數(shù)據(jù)與對(duì)準(zhǔn)信息(方框840)以確定縱橫開關(guān)中的個(gè)別開關(guān)的接通/關(guān)斷狀態(tài)。在一些實(shí)例中，基底芯片上的測(cè)試與配置塊經(jīng)配置以組合配置數(shù)據(jù)與對(duì)準(zhǔn)信息，如在圖14中的實(shí)例中。在其它實(shí)例中，配置數(shù)據(jù)及對(duì)準(zhǔn)信息由外部編程器組合并經(jīng)由程序接口提供到基底芯片，如在圖15中的實(shí)例中。所述方法可接著通過根據(jù)經(jīng)組合配置數(shù)據(jù)與對(duì)準(zhǔn)信息將縱橫開關(guān)編程(方框850)而繼續(xù)。

進(jìn)一步參考圖17到19描述根據(jù)本發(fā)明的包括嵌入式計(jì)算系統(tǒng)的電子系統(tǒng)的額外實(shí)例性實(shí)施方案。

實(shí)例1

圖17及18展示根據(jù)本發(fā)明的包括基底芯片及模塊化裸片的電子系統(tǒng)的視圖，所述電子系統(tǒng)使用扇出型晶片級(jí)封裝來封裝。電子系統(tǒng)1000包括根據(jù)本文中的實(shí)例中的任一者的嵌入式計(jì)算系統(tǒng)(本文中還稱為硅混合物1010)，所述嵌入式計(jì)算系統(tǒng)可包含基底芯片100及所附接裸片(例如，裸片200-1、200-2、200-3及200-4)。舉例來說，硅混合物1010可包括圖2中所展示的嵌入式計(jì)算系統(tǒng)22。硅混合物1010封裝于可包括電介質(zhì)材料1011(例如環(huán)氧樹脂)的扇出型晶片級(jí)封裝1001內(nèi)。封裝1001提供布線資源以通過金屬連接墊1004將硅混合物1010連接到外部及離散電子組件(例如電池1005、晶體振蕩器1002-1、1002-2)以及外部組件(例如致動(dòng)器1006)。從連接墊1004到硅混合物1010的連接使用穿模具通孔(例如，通孔1003-1及1003-2)來進(jìn)行。僅展示幾個(gè)通孔來減少視圖中的混亂。所述封裝還可容納以封裝1001的電介質(zhì)材料建立的嵌入式天線及/或射頻組件1011。系統(tǒng)1000可充當(dāng)提供可為所要的計(jì)算及感測(cè)功能性以及包括通信能力的完整電子系統(tǒng)。根據(jù)本文中的實(shí)例建立的電子系統(tǒng)可非常緊湊。

實(shí)例2及3

圖19及20展示根據(jù)本發(fā)明的包括基底芯片及模塊化裸片的電子系統(tǒng)的額外實(shí)例，所述電子系統(tǒng)使用印刷電路板型封裝來封裝。系統(tǒng)1100及1100’包含根據(jù)本文中的實(shí)例中的任一者的基底芯片100及裸片(例如，裸片200-1、200-2、200-3及200-4)。

在圖19及20中的實(shí)例中，包括基底芯片100及所附接裸片的硅混合物1010進(jìn)一步附接到印刷電路板型封裝(例如，板襯底305、305’)，所述印刷電路板型封裝又可耦合母板或者襯底自身可裝納包括額外電子組件的其它電路以形成完整電子系統(tǒng)。在圖19中的實(shí)例中，板襯底305可包含腔310，且硅襯底1010可至少部分地接納于腔310內(nèi)?？墒褂糜糜趯⒐杌旌衔?010安裝到封裝的任何已知技術(shù)，包含使用焊料凸塊(例如，如圖19中所展示)或使用穿硅通孔(TSV)3010及接合線3020(例如，如圖20中所展示)的表面安裝技術(shù)。

如將了解，可通過本文中的實(shí)例獲得特定優(yōu)點(diǎn)?？筛鶕?jù)本發(fā)明的實(shí)例實(shí)施超低/小外形規(guī)格、可重配置且低電力計(jì)算系統(tǒng)，所述系統(tǒng)包含使得能夠使用均勻間隔開的多個(gè)電接口連接將預(yù)制作通用裸片/小芯片組裝到集成電路中的可編程層(例如，基底芯片)。空間過取樣(例如，一對(duì)多配置)可用于電接口連接及走線，從而使系統(tǒng)不可知裸片/小芯片的凸塊占用面積。另外，系統(tǒng)可為現(xiàn)場(chǎng)及工廠可編程的。可在基底芯片上提供所有裸片/小芯片所需的特定常見功能，例如電壓調(diào)節(jié)器?？筛鶕?jù)本文實(shí)例獲得的小型化可導(dǎo)致基底芯片中的較低電力損耗，這又允許系統(tǒng)級(jí)電力減小。如將進(jìn)一步了解，可通過將先前使用的基底芯片的接線盒重新編程而通過在所述基底芯片上使用新裸片/小芯片而將所述同一基底芯片用于制作升級(jí)新系統(tǒng)。根據(jù)本發(fā)明的基底芯片的編程可通常描述為包含以下的兩步驟過程：1)確定哪些基底芯片表面凸塊連接到所附接裸片的凸塊，及2)根據(jù)所要電路示意圖且在將在第一步驟期間確定的基底芯片與裸片之間的經(jīng)驗(yàn)證連接考慮在內(nèi)的情況下使信號(hào)路由。本文中所描述的優(yōu)點(diǎn)本質(zhì)上是說明性的，且將理解，一些實(shí)施例可包含所描述特定優(yōu)點(diǎn)中的一些、全部或不包含所描述特定優(yōu)點(diǎn)。

從前述內(nèi)容將了解，雖然本文中出于說明的目的已描述本發(fā)明的特定實(shí)施例，但可在不背離本發(fā)明的精神及范圍的情況下做出各種修改。因此，本發(fā)明不受所附權(quán)利要求書以外的限制。