一種邏輯電平信號(hào)傳輸裝置制造方法
【專利摘要】本實(shí)用新型提供一種邏輯電平信號(hào)傳輸裝置，包括第一組信號(hào)輸入輸出接口、邏輯電平信號(hào)疊加電路、邏輯電平信號(hào)分離電路、第二組信號(hào)輸入輸出接口；第一組信號(hào)輸入輸出接口連接邏輯電平信號(hào)疊加電路的兩個(gè)信號(hào)輸入端；邏輯電平信號(hào)疊加電路，用于將第一、第二邏輯電平信號(hào)進(jìn)行疊加后傳輸?shù)竭壿嬰娖叫盘?hào)分離電路；邏輯電平信號(hào)分離電路，用于將疊加邏輯電平信號(hào)分離為第三、第四邏輯電平信號(hào)；第二組信號(hào)輸入輸出接口用于響應(yīng)接收第三邏輯電平信號(hào)或第四邏輯電平信號(hào)。本實(shí)用新型的技術(shù)方案實(shí)現(xiàn)用一根信號(hào)線傳輸兩路邏輯信號(hào)，減少車(chē)載娛樂(lè)導(dǎo)航系統(tǒng)的分體機(jī)主機(jī)和顯示屏之間的連接器的引腳數(shù)，降低結(jié)構(gòu)設(shè)計(jì)難度，提高信號(hào)連接的可靠性。
【專利說(shuō)明】一種邏輯電平信號(hào)傳輸裝置

【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及信號(hào)傳輸【技術(shù)領(lǐng)域】，尤其涉及一種邏輯電平信號(hào)傳輸裝置。

【背景技術(shù)】
[0002]在目前的車(chē)載娛樂(lè)導(dǎo)航系統(tǒng)中，越來(lái)越多地出現(xiàn)主機(jī)和面板分體、兩者之間使用線纜進(jìn)行電氣聯(lián)接的分體機(jī)；一般主機(jī)上含有MCU及相關(guān)電路，面板上含有MPU及相關(guān)電路。而分體機(jī)的主機(jī)和面板彼此連接的信號(hào)非常多，包括音視頻、控制、通訊等信號(hào)，這樣就要求使用的連接器的引腳PIN必須足夠多，從而導(dǎo)致連接器選型困難，相應(yīng)的結(jié)構(gòu)設(shè)計(jì)也變得復(fù)雜，進(jìn)而導(dǎo)致分體機(jī)的信號(hào)連接可靠性降低。
[0003]在分體機(jī)的連接信號(hào)中，有很多信號(hào)不必同時(shí)傳輸，比如，車(chē)載娛樂(lè)導(dǎo)航系統(tǒng)的面板上設(shè)計(jì)有復(fù)位鍵，在系統(tǒng)發(fā)生異常(如死機(jī))時(shí)，通過(guò)此復(fù)位鍵產(chǎn)生一個(gè)復(fù)位信號(hào)，對(duì)MCU、MPU整體復(fù)位，使其恢復(fù)到正常狀態(tài)；同時(shí)，主機(jī)上的MCU也有單獨(dú)對(duì)面板上的MPU進(jìn)行復(fù)位的信號(hào)線。這兩種復(fù)位信號(hào)就不是同時(shí)傳輸?shù)模诂F(xiàn)有的技術(shù)方案中，要實(shí)現(xiàn)上述兩種復(fù)位功能，必須使用兩條信號(hào)線傳輸兩種復(fù)位信號(hào)。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型提供一種邏輯電平信號(hào)傳輸裝置，解決了用一根信號(hào)線完成兩路邏輯電平信號(hào)傳輸?shù)募夹g(shù)問(wèn)題。
[0005]為達(dá)到上述目的，本實(shí)用新型所采取的技術(shù)方案為:
[0006]本實(shí)用新型提供一種邏輯電平信號(hào)傳輸裝置，包括第一組信號(hào)輸入輸出接口、邏輯電平信號(hào)疊加電路、邏輯電平信號(hào)分離電路、第二組信號(hào)輸入輸出接口 ；
[0007]第一組信號(hào)輸入輸出接口包括第一邏輯電平信號(hào)輸出接口與第二邏輯電平信號(hào)輸出接口，分別連接邏輯電平信號(hào)疊加電路的第一邏輯電平信號(hào)輸入端與第二邏輯電平信號(hào)輸入端，用于將第一邏輯電平信號(hào)與第二邏輯電平信號(hào)發(fā)送到邏輯電平信號(hào)疊加電路；
[0008]邏輯電平信號(hào)疊加電路，用于將第一邏輯電平信號(hào)與第二邏輯電平信號(hào)進(jìn)行疊加后產(chǎn)生疊加邏輯電平信號(hào)，并將所述疊加邏輯電平信號(hào)通過(guò)疊加信號(hào)輸出端傳輸?shù)竭壿嬰娖叫盘?hào)分離電路的信號(hào)輸入端；
[0009]邏輯電平信號(hào)分離電路，用于將所述疊加邏輯電平信號(hào)分離為第三邏輯電平信號(hào)與第四邏輯電平信號(hào)，分別通過(guò)第三邏輯電平信號(hào)輸出端和第四邏輯電平信號(hào)輸出端輸出；
[0010]第二組信號(hào)輸入輸出接口包括第三邏輯電平信號(hào)輸入接口與第四邏輯電平信號(hào)輸入接口，分別連接邏輯電平信號(hào)分離電路的第三邏輯電平信號(hào)輸出端和第四邏輯電平信號(hào)輸出端，用于響應(yīng)接收所述第三邏輯電平信號(hào)或第四邏輯電平信號(hào)。
[0011]進(jìn)一步地，所述第一組信號(hào)輸入輸出接口連接開(kāi)關(guān)，通過(guò)所述開(kāi)關(guān)控制發(fā)送的第一邏輯電平信號(hào)或第二邏輯電平信號(hào)由常態(tài)邏輯電平信號(hào)變?yōu)橛行н壿嬰娖叫盘?hào)。
[0012]進(jìn)一步地，所述邏輯電平信號(hào)疊加電路的第一邏輯電平信號(hào)輸入端經(jīng)第一電阻接電源，經(jīng)第二電阻接地；
[0013]所述邏輯電平信號(hào)疊加電路的第二邏輯電平信號(hào)輸入端經(jīng)第四電阻連接第三電阻的一端，第三電阻的另一端接電源；
[0014]第一電阻和第二電阻的對(duì)接端與第三電阻和第四電阻的對(duì)接端連接為電平信號(hào)疊加電路的疊加信號(hào)輸出端。
[0015]進(jìn)一步地，所述邏輯電平信號(hào)分離電路的信號(hào)輸入端連接所述疊加信號(hào)輸出端，所述邏輯電平信號(hào)分離電路具有第一三極管、第二三極管、第三三極管；
[0016]所述信號(hào)輸入端連接第一三極管的發(fā)射極，第一三極管的基極與電源之間串聯(lián)有第五電阻，第一三極管的基極與地之間串聯(lián)有第六電阻，第一三極管的集電極與電源之間串聯(lián)有第七電阻，第一三極管的集電極連接所述第三邏輯電平信號(hào)輸入接口 ；
[0017]所述信號(hào)輸入端經(jīng)第八電阻連接第三三極管的基極，所述第八電阻的兩端并聯(lián)有第一電容，第三三極管的基極經(jīng)第九電阻接地；第三三極管的發(fā)射極接地；第三三極管的集電極連接第二三極管的基極，第二三極管的基極經(jīng)第十電阻連接所述信號(hào)輸入端，第二三極管的基極經(jīng)第二電容接地；第二三極管的發(fā)射極接地；第二三極管的集電極經(jīng)第十一電阻接電源，第二三極管的集電極連接所述第四邏輯電平信號(hào)輸入接口。
[0018]本實(shí)用新型通過(guò)將兩路邏輯電平信號(hào)進(jìn)行疊加后產(chǎn)生疊加邏輯電平信號(hào)，再將疊加邏輯電平信號(hào)傳輸后分離為兩路邏輯電平信號(hào)，實(shí)現(xiàn)用一根信號(hào)線傳輸兩路邏輯信號(hào)，減少車(chē)載娛樂(lè)導(dǎo)航系統(tǒng)的分體機(jī)主機(jī)和顯示屏之間的連接器的引腳數(shù)，降低結(jié)構(gòu)設(shè)計(jì)難度，提高信號(hào)連接的可靠性。

【專利附圖】

【附圖說(shuō)明】
[0019]圖1是本實(shí)用新型的邏輯電平信號(hào)傳輸裝置的結(jié)構(gòu)示意圖；
[0020]圖2是本實(shí)用新型的邏輯電平信號(hào)傳輸裝置的電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0021]下面結(jié)合附圖具體闡明本實(shí)用新型的實(shí)施方式，附圖僅供參考和說(shuō)明使用，不構(gòu)成對(duì)本實(shí)用新型專利保護(hù)范圍的限制。
[0022]如圖1所示，本實(shí)施例提供一種邏輯電平信號(hào)傳輸裝置，包括第一組信號(hào)輸入輸出接口、邏輯電平信號(hào)疊加電路、邏輯電平信號(hào)分離電路、第二組信號(hào)輸入輸出接口 ；
[0023]第一組信號(hào)輸入輸出接口包括第一邏輯電平信號(hào)輸出接口 1/011與第二邏輯電平信號(hào)輸出接口 1/012，分別連接邏輯電平信號(hào)疊加電路的第一邏輯電平信號(hào)輸入端與第二邏輯電平信號(hào)輸入端，用于將第一邏輯電平信號(hào)Al與第二邏輯電平信號(hào)BI發(fā)送到邏輯電平信號(hào)疊加電路；
[0024]邏輯電平信號(hào)疊加電路，用于將第一邏輯電平信號(hào)Al與第二邏輯電平信號(hào)BI進(jìn)行疊加后產(chǎn)生疊加邏輯電平信號(hào)，并將所述疊加邏輯電平信號(hào)通過(guò)疊加信號(hào)輸出端傳輸?shù)竭壿嬰娖叫盘?hào)分離電路的信號(hào)輸入端；
[0025]邏輯電平信號(hào)分離電路，用于將所述疊加邏輯電平信號(hào)分離為第三邏輯電平信號(hào)A2與第四邏輯電平信號(hào)B2，分別通過(guò)第三邏輯電平信號(hào)輸出端和第四邏輯電平信號(hào)輸出端輸出；
[0026]第二組信號(hào)輸入輸出接口包括第三邏輯電平信號(hào)輸入接口 1/021與第四邏輯電平信號(hào)輸入接口 1/022，分別連接邏輯電平信號(hào)分離電路的第三邏輯電平信號(hào)輸出端和第四邏輯電平信號(hào)輸出端，用于響應(yīng)接收所述第三邏輯電平信號(hào)A2或第四邏輯電平信號(hào)B2。
[0027]在本實(shí)施例中，如圖1所示，所述第一組信號(hào)輸入輸出接口 1/011，1/012、邏輯電平信號(hào)疊加電路屬于發(fā)送端；所述邏輯電平信號(hào)分離電路、第二組信號(hào)輸入輸出接口 I/021，1/022屬于接收端。
[0028]在本實(shí)施例中，如圖2所示，所述第一組信號(hào)輸入輸出接口連接開(kāi)關(guān)S11，
[0029]通過(guò)所述開(kāi)關(guān)Sll控制發(fā)送的第一邏輯電平信號(hào)Al或第二邏輯電平信號(hào)BI由常態(tài)邏輯電平信號(hào)變?yōu)橛行н壿嬰娖叫盘?hào)。
[0030]如圖2所示，在本實(shí)用新型的實(shí)施例中，所述邏輯電平信號(hào)疊加電路的第一邏輯電平信號(hào)輸入端經(jīng)第一電阻Rll接電源，經(jīng)第二電阻R12接地；
[0031]所述邏輯電平信號(hào)疊加電路的第二邏輯電平信號(hào)輸入端經(jīng)第四電阻R14連接第三電阻R13的一端，第三電阻R13的另一端接電源；
[0032]第一電阻Rll和第二電阻R12的對(duì)接端與第三電阻R13和第四電阻R14的對(duì)接端連接為電平信號(hào)疊加電路的疊加信號(hào)輸出端。
[0033]如圖2所示，在本實(shí)用新型的實(shí)施例中，所述邏輯電平信號(hào)分離電路的信號(hào)輸入端連接所述疊加信號(hào)輸出端，所述邏輯電平信號(hào)分離電路具有第一三極管Q21、第二三極管Q22、第三三極管Q23 ；
[0034]所述信號(hào)輸入端連接第一三極管Q21的發(fā)射極，第一三極管Q21的基極與電源之間串聯(lián)有第五電阻R21，第一三極管Q21的基極與地之間串聯(lián)有第六電阻R22，第一三極管Q21的集電極與電源之間串聯(lián)有第七電阻R23，第一三極管Q21的集電極連接所述第三邏輯電平信號(hào)輸入接口 1/021 ;第一三極管Q21的集電極作為第三邏輯電平信號(hào)輸出端。
[0035]所述信號(hào)輸入端第八電阻R24連接第三三極管Q23的基極，所述第八電阻R24的兩端并聯(lián)有第一電容C21，第三三極管Q23的基極經(jīng)第九電阻R25接地；第三三極管Q23的發(fā)射極接地；第三三極管Q23的集電極連接第二三極管Q22的基極，第二三極管Q22的基極經(jīng)第十電阻R26連接所述信號(hào)輸入端，第二三極管Q22的基極經(jīng)第二電容C22接地；第二三極管Q22的發(fā)射極接地；第二三極管Q22的集電極經(jīng)第十一電阻R27接電源，第二三極管Q22的集電極連接所述第四邏輯電平信號(hào)輸入接口 1/022 ;第二三極管Q22的集電極作為第四邏輯電平信號(hào)輸出端。
[0036]在本實(shí)施例提供的邏輯電平信號(hào)傳輸裝置可應(yīng)用于分體機(jī)形式的車(chē)載娛樂(lè)導(dǎo)航系統(tǒng)，具體用于分體機(jī)的主機(jī)和面板之間的信號(hào)傳輸,如對(duì)主機(jī)上的MCU和面板上的MPU整體復(fù)位的機(jī)械復(fù)位信號(hào)和單獨(dú)對(duì)面板上的MPU復(fù)位的軟件復(fù)位信號(hào)的傳輸，應(yīng)用本實(shí)施例用一根信號(hào)線先后傳輸，而不必同時(shí)傳輸。
[0037]如圖2所示，在本實(shí)施例中，開(kāi)關(guān)Sll為機(jī)械開(kāi)關(guān)，按下后使電阻Rll與R12相連的一端接地，從而產(chǎn)生低電平的復(fù)位信號(hào)。
[0038]圖2中三極管選用導(dǎo)通門(mén)限電壓大于等于0.7V。
[0039]復(fù)位信號(hào)可根據(jù)系統(tǒng)的實(shí)際需要設(shè)置為低電平或高電平有效。在本實(shí)施例中，設(shè)置復(fù)位信號(hào)為低電平有效。
[0040]在本實(shí)施例中，第一邏輯電平信號(hào)為機(jī)械復(fù)位信號(hào)Al，第二邏輯電平信號(hào)為軟件復(fù)位信號(hào)BI，第三邏輯電平信號(hào)為機(jī)械復(fù)位信號(hào)A2，第四邏輯電平信號(hào)為軟件復(fù)位信號(hào)B2。
[0041]本實(shí)施例的邏輯電平信號(hào)傳輸裝置的工作過(guò)程為:
[0042]I)電路初始狀態(tài):當(dāng)機(jī)械復(fù)位信號(hào)Al、軟件復(fù)位信號(hào)BI皆無(wú)效(即高電平3.3V)時(shí)，節(jié)點(diǎn)I的電壓為3.3V，由于第一三極管Q21的發(fā)射極電壓即等于節(jié)點(diǎn)I電壓，基極電壓是3.3V經(jīng)電阻R21、R22分壓后而得到，為1.05V,因此第一三極管Q21截止，機(jī)械復(fù)位信號(hào)A2為高電平；第三三極管Q23的基極電壓是節(jié)點(diǎn)I的電壓經(jīng)電阻R24、R25分壓后得到，為
1.115V，因此第三三極管Q23導(dǎo)通，使得第二三極管Q22的基極接地而截止，軟件復(fù)位信號(hào)B2為高電平。
[0043]2)機(jī)械復(fù)位信號(hào)Al有效時(shí):機(jī)械復(fù)位信號(hào)Al由高電平3.3V變?yōu)榈碗娖?V，則節(jié)點(diǎn)I的電壓為0V，第一三極管Q21的發(fā)射極電壓即等于節(jié)點(diǎn)I電壓，基極電壓是3.3V經(jīng)電阻R21、R22分壓后而得到，為1.05V，因此第一三極管Q21導(dǎo)通，復(fù)位信號(hào)A2由原來(lái)的高電平3.3V變?yōu)榈碗娖絆V ;第二三極管Q22的基極電壓為0V，因而截止，軟件復(fù)位信號(hào)B2保持為聞電平。
[0044]3)軟件復(fù)位信號(hào)BI有效時(shí):軟件復(fù)位信號(hào)BI由高電平3.3V變?yōu)榈碗娖?V，則節(jié)點(diǎn)I的電壓是3.3V經(jīng)電阻R13、R14分壓后得到，為1.115V，第一三極管Q21的發(fā)射極電壓即等于節(jié)點(diǎn)I電壓，基極電壓經(jīng)電阻R21、R22分壓后得到，為1.05V，因此第一三極管Q21截止，機(jī)械復(fù)位信號(hào)A2為高電平；第三三極管Q23的基極電壓是節(jié)點(diǎn)I的電壓經(jīng)電阻R24、R25分壓后得到，為0.377V，因此Q23截止，而Q22的基極電壓為1.115V，因而導(dǎo)通，軟件復(fù)位信號(hào)B2為低電平。
[0045]以上所揭露的僅為本實(shí)用新型的較佳實(shí)施例，不能以此來(lái)限定本實(shí)用新型的權(quán)利保護(hù)范圍，因此依本實(shí)用新型申請(qǐng)專利范圍所作的等同變化，仍屬本實(shí)用新型所涵蓋的范圍。
【權(quán)利要求】
1.一種邏輯電平信號(hào)傳輸裝置，其特征在于:包括第一組信號(hào)輸入輸出接口、邏輯電平信號(hào)疊加電路、邏輯電平信號(hào)分離電路、第二組信號(hào)輸入輸出接口 ； 第一組信號(hào)輸入輸出接口包括第一邏輯電平信號(hào)輸出接口與第二邏輯電平信號(hào)輸出接口，分別連接邏輯電平信號(hào)疊加電路的第一邏輯電平信號(hào)輸入端與第二邏輯電平信號(hào)輸入端，用于將第一邏輯電平信號(hào)與第二邏輯電平信號(hào)發(fā)送到邏輯電平信號(hào)疊加電路； 邏輯電平信號(hào)疊加電路，用于將第一邏輯電平信號(hào)與第二邏輯電平信號(hào)進(jìn)行疊加后產(chǎn)生疊加邏輯電平信號(hào)，并將所述疊加邏輯電平信號(hào)通過(guò)疊加信號(hào)輸出端傳輸?shù)竭壿嬰娖叫盘?hào)分離電路的信號(hào)輸入端； 邏輯電平信號(hào)分離電路，用于將所述疊加邏輯電平信號(hào)分離為第三邏輯電平信號(hào)與第四邏輯電平信號(hào)，分別通過(guò)第三邏輯電平信號(hào)輸出端和第四邏輯電平信號(hào)輸出端輸出；第二組信號(hào)輸入輸出接口包括第三邏輯電平信號(hào)輸入接口與第四邏輯電平信號(hào)輸入接口，分別連接邏輯電平信號(hào)分離電路的第三邏輯電平信號(hào)輸出端和第四邏輯電平信號(hào)輸出端，用于響應(yīng)接收所述第三邏輯電平信號(hào)或第四邏輯電平信號(hào)。
2.根據(jù)權(quán)利要求1所述的邏輯電平信號(hào)傳輸裝置，其特征在于: 所述第一組信號(hào)輸入輸出接口連接開(kāi)關(guān)，通過(guò)所述開(kāi)關(guān)控制發(fā)送的第一邏輯電平信號(hào)或第二邏輯電平信號(hào)由常態(tài)邏輯電平信號(hào)變?yōu)橛行н壿嬰娖叫盘?hào)。
3.根據(jù)權(quán)利要求1或2所述的邏輯電平信號(hào)傳輸裝置，其特征在于: 所述邏輯電平信號(hào)疊加電路的第一邏輯電平信號(hào)輸入端經(jīng)第一電阻(RH)接電源，經(jīng)第二電阻(R12)接地； 所述邏輯電平信號(hào)疊加電路的第二邏輯電平信號(hào)輸入端經(jīng)第四電阻(R14)連接第三電阻(R13)的一端，第三電阻(R13)的另一端接電源； 第一電阻(Rll)和第二電阻(R12)的對(duì)接端與第三電阻(R13)和第四電阻(R14)的對(duì)接端連接為電平信號(hào)疊加電路的疊加信號(hào)輸出端。
4.根據(jù)權(quán)利要求1或2所述的邏輯電平信號(hào)傳輸裝置，其特征在于: 所述邏輯電平信號(hào)分離電路的信號(hào)輸入端連接所述疊加信號(hào)輸出端，所述邏輯電平信號(hào)分離電路具有第一三極管(Q21)、第二三極管(Q22)、第三三極管(Q23)； 所述信號(hào)輸入端連接第一三極管(Q21)的發(fā)射極，第一三極管(Q21)的基極與電源之間串聯(lián)有第五電阻(R21)，第一三極管(Q21)的基極與地之間串聯(lián)有第六電阻(R22)，第一三極管(Q21)的集電極與電源之間串聯(lián)有第七電阻(R23)，第一三極管(Q21)的集電極連接所述第三邏輯電平信號(hào)輸入接口； 所述信號(hào)輸入端經(jīng)第八電阻(R24)連接第三三極管(Q23)的基極，所述第八電阻(R24)的兩端并聯(lián)有第一電容(C21)，第三三極管(Q23)的基極經(jīng)第九電阻(R25)接地；第三三極管(Q23)的發(fā)射極接地；第三三極管(Q23)的集電極連接第二三極管(Q22)的基極，第二三極管(Q22)的基極經(jīng)第十電阻(R26)連接所述信號(hào)輸入端，第二三極管(Q22)的基極經(jīng)第二電容(C22)接地；第二三極管(Q22)的發(fā)射極接地；第二三極管(Q22)的集電極經(jīng)第i^一電阻(R27)接電源，第二三極管(Q22)的集電極連接所述第四邏輯電平信號(hào)輸入接口。
【文檔編號(hào)】H03K19/0175GK203933595SQ201420376421
【公開(kāi)日】2014年11月5日 申請(qǐng)日期:2014年7月8日 優(yōu)先權(quán)日:2014年7月8日
【發(fā)明者】陳守和, 劉凌云 申請(qǐng)人:惠州華陽(yáng)通用電子有限公司