二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提出了一種二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其能根據(jù)用戶的應(yīng)用要求，選擇不同的擴展方式進行配置，快速實現(xiàn)32位和64位的多路復(fù)用器，其中擴展方式分為兩類，高速配置擴展可以實現(xiàn)一個64位輸入的多路復(fù)用器；數(shù)據(jù)流配置擴展可實現(xiàn)寬輸入多路復(fù)用器的同時，實現(xiàn)數(shù)據(jù)流的邏輯應(yīng)用。本發(fā)明為用戶提供基本模塊寬達32位和64位的多路復(fù)用器結(jié)構(gòu)，由于功能函數(shù)組與功能函數(shù)組之間的連接為直接級聯(lián)結(jié)構(gòu)，無須通過開關(guān)矩陣等布局布線的互連資源，不僅可以提高進位速度，在配置較復(fù)雜的邏輯函數(shù)時，可以更加充分地利用走線資源，有效地減輕布局布線程序的負擔。
【專利說明】二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種級聯(lián)結(jié)構(gòu)，尤其是一種二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，屬于可編程邏輯器件的【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]可編程邏輯器件，具有開發(fā)周期短，成本低，風(fēng)險小，集成度高，靈活性大，且便于電子系統(tǒng)維護和升級，因此成為了數(shù)字芯片的主流，被廣泛應(yīng)用在通信、控制、視頻、信息處理、消費電子、互聯(lián)網(wǎng)、汽車以及航空航天等諸多領(lǐng)域。
[0003]作為可編程邏輯器件最基本的應(yīng)用，多路復(fù)用器(Multiplexer，簡稱MUX)是邏輯設(shè)計中最基本的元件，幾乎所有的組合邏輯都離不開多路復(fù)用器，可以實現(xiàn)編碼器，譯碼器，比較器，各種寬輸入的組合邏輯函數(shù)，以及加法器和乘法器的邏輯擴展等諸多應(yīng)用。
[0004]傳統(tǒng)的FPGA，一個可配置邏輯單元中的一個基本模塊，最大可以實現(xiàn)一個16:1(16位輸入I位輸出)的多路復(fù)用器，更大輸入的多路復(fù)用器則需要通過外圍的開關(guān)矩陣和走線，進行級聯(lián)。隨著應(yīng)用系統(tǒng)功能增強和規(guī)模增大，需要處理的數(shù)據(jù)流和位數(shù)相應(yīng)增大，16位輸入的基本模塊已經(jīng)不能滿足應(yīng)用的需求，然而更大數(shù)據(jù)流的實現(xiàn)，則需要通過開關(guān)矩陣的局部走線進行級聯(lián)，不僅占用了外圍走線資源，增加布局布線程序的負擔，而且速度變慢，需要的時序約束嚴格，增加設(shè)計的復(fù)雜性。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其結(jié)構(gòu)緊湊，擴展靈活，可實現(xiàn)高速配置擴展或數(shù)據(jù)流式的擴展，提高進位速度，能更加充分地利用布線資源，減輕布線負擔。
[0006]按照本發(fā)明提供的技術(shù)方案，所述二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，包括若干功能函數(shù)組，所述功能函數(shù)組內(nèi)設(shè)置至少一個查找表邏輯組；一個功能函數(shù)組內(nèi)的查找表邏輯組與所在功能函數(shù)組內(nèi)的查找表邏輯組利用二輸入選擇器進行級聯(lián)，或一個功能函數(shù)組內(nèi)的查找表邏輯組與相鄰功能函數(shù)組內(nèi)的查找表邏輯組利用二輸入選擇器進行級聯(lián)。
[0007]所述查找表邏輯組包括二輸入多路復(fù)用器、四輸入多路復(fù)用器、八輸入多路復(fù)用器或十六輸入多路復(fù)用器。
[0008]所述功能函數(shù)組內(nèi)設(shè)置兩個查找表邏輯組，兩個查找表邏輯組在功能函數(shù)組內(nèi)呈兩列布置。
[0009]以所述功能函數(shù)組作為一個最小重復(fù)單元，多個所述功能函數(shù)組重復(fù)布置存在時，相鄰功能函數(shù)組內(nèi)的查找表邏輯組通過二輸入選擇器進行級聯(lián)。
[0010]以兩個所述功能函數(shù)組作為一個級聯(lián)單元，其中一個功能函數(shù)組作為另一功能函數(shù)組的進位輸出，兩個功能函數(shù)組利用二輸入選擇器進行級聯(lián)。
[0011]所述功能函數(shù)組包括第一功能函數(shù)組及第二功能函數(shù)組，所述第一功能函數(shù)組與第二功能函數(shù)組間組合進行高速配置擴展時，第一功能函數(shù)組包括第一查找表邏輯組、第二查找表邏輯組、第一二輸入選擇器及第二二輸入選擇器；第二功能函數(shù)組包括第三查找表邏輯組、第四查找表邏輯組、第五二輸入選擇器及第六二輸入選擇器，第一查找表邏輯組與第三查找表邏輯組位于相同一列，第二查找表邏輯組與第四查找表邏輯組位于相同一列；
[0012]第一查找表邏輯組的輸出端及第二查找表邏輯組的輸出端均與第一二輸入選擇器的輸入端連接，第一二輸入選擇器的選擇控制端與第二查找表邏輯組的AX選擇控制端連接，第一二輸入選擇器的輸出端輸出第一 09A信號；第二二輸入選擇器的輸入端與第一二輸入選擇器的輸出端及第五二輸入選擇器的輸出端連接，第二二輸入選擇器的選擇控制端與第一查找表邏輯組的AX選擇控制端連接，第二二輸入選擇器的輸出端輸出第一OlOA信號；
[0013]第五二輸入選擇器的輸入端與第三查找表邏輯組的輸出端及第四查找表邏輯組的輸出端連接，第五二輸入選擇器的選擇控制端與第三查找表邏輯組的AX選擇控制端連接，第五二輸入選擇器的輸出端輸出第二 09A信號，第五二輸入選擇器的輸出端還與第六二輸入選擇器的輸入端連接，第六二輸入選擇器的輸入端還與第一二輸入選擇器的輸出端連接，第六二輸入選擇器的選擇控制端與第四查找表邏輯組的AX選擇控制端連接，第六二輸入選擇器的輸出端輸出第二 OlOA信號。
[0014]所述功能函數(shù)組包括第一功能函數(shù)組及第二功能函數(shù)組，所述第一功能函數(shù)組與第二功能函數(shù)組間組合進行高速配置擴展時，第一功能函數(shù)組包括第一查找表邏輯組、第二查找表邏輯組、第一二輸入選擇器及第二二輸入選擇器；第二功能函數(shù)組包括第三查找表邏輯組、第四查找表邏輯組及第五二輸入選擇器，第一查找表邏輯組與第三查找表邏輯組位于相同一列，第二查找表邏輯組與第四查找表邏輯組位于相同一列；
[0015]第一查找表邏輯組的輸出端及第二查找表邏輯組的輸出端均與第一二輸入選擇器的輸入端連接，第一二輸入選擇器的選擇控制端與第二查找表邏輯組的AX選擇控制端連接，第一二輸入選擇器的輸出端輸出第一 09A信號,第一二輸入選擇器的輸出端與與第二二輸入選擇器的輸入端連接，第二二輸入選擇器的輸入端還與第五二輸入選擇器的輸出端連接，第二二輸入選擇器的選擇控制端與第一查找表邏輯組的AX選擇控制端連接；第二二輸入選擇器的輸出端輸出第一 OlOA信號；
[0016]第五二輸入選擇器的輸入端分別與第三查找表邏輯組的輸出端及第四查找表邏輯組的輸出端連接，第五二輸入選擇器的選擇控制端與第四查找表邏輯組的AX選擇控制端連接，第五二輸入選擇器的輸出端輸出第二 09A信號。
[0017]所述功能函數(shù)組包括第一功能函數(shù)組及第二功能函數(shù)組，所述第一功能函數(shù)組與第二功能函數(shù)組間組合進行數(shù)據(jù)流配置擴展時，所述第一功能函數(shù)組包括第一查找表邏輯組及第三二輸入選擇器；第二功能函數(shù)組包括第三查找表邏輯組及第七二輸入選擇器；第一查找表邏輯組與第三查找表邏輯組位于相同一列，第二查找表邏輯組與第四查找表邏輯組位于相同一列；
[0018]第一查找表邏輯組的輸出端及第三查找表邏輯組的輸出端均與第三二輸入選擇器的輸入端連接，第三二輸入選擇器的選擇控制端與第一查找表邏輯組的Al選擇控制端連接，第三二輸入選擇器的輸出端輸出09B信號；
[0019]第七二輸入選擇器的兩輸入端均與第三二輸入選擇器的輸出端連接，第七二輸入選擇器的選擇控制端與第三查找表邏輯組的Al選擇控制端連接，第七二輸入選擇器的輸出端輸出OlOB信號。
[0020]所述功能函數(shù)組包括第一功能函數(shù)組及第二功能函數(shù)組，所述第一功能函數(shù)組與第二功能函數(shù)組間組合進行數(shù)據(jù)流配置擴展時，所述第一功能函數(shù)組包括第一查找表邏輯組及第三二輸入選擇器；第二功能函數(shù)組包括第三查找表邏輯組及第七二輸入選擇器；第一查找表邏輯組與第三查找表邏輯組位于相同一列，第二查找表邏輯組與第四查找表邏輯組位于相同一列；
[0021]第二查找表邏輯組的輸出端及第四查找表邏輯組的輸出端均與第四二輸入選擇器的輸入端連接，第四二輸入選擇器的選擇控制端與第二查找表邏輯組的Al選擇控制端連接，第四二輸入選擇器的輸出端輸出09C信號；
[0022]第八二輸入選擇器的輸入端均與第四二輸入選擇器的輸出端連接，第八二輸入選擇器的選擇控制端與第四查找表邏輯組的Al選擇控制端連接，第八二輸入選擇器的輸出端輸出OlOC信號。
[0023]第一功能函數(shù)組還包括第二查找表邏輯組及第四二輸入選擇器；第二功能函數(shù)組還包括第四查找表邏輯組及第八二輸入選擇器；
[0024]第二查找表邏輯組的輸出端及第四查找表邏輯組的輸出端均與第四二輸入選擇器的輸入端連接，第四二輸入選擇器的選擇控制端與第二查找表邏輯組的Al選擇控制端連接，第四二輸入選擇器的輸出端輸出09C信號；
[0025]第八二輸入選擇器的輸入端均與第四二輸入選擇器的輸出端連接，第八二輸入選擇器的選擇控制端與第四查找表邏輯組的Al選擇控制端連接，第八二輸入選擇器的輸出端輸出OlOC信號。
[0026]本發(fā)明的優(yōu)點:可以直接為用戶提供基本模塊寬達64位的多路復(fù)用器結(jié)構(gòu)，并且可以根據(jù)用戶的要求進行靈活擴展，可實現(xiàn)高速配置的擴展方式或數(shù)據(jù)流式配置的擴展方式，同時由于功能函數(shù)組與功能函數(shù)組之間的連接為直接級聯(lián)結(jié)構(gòu)，無須通過布局布線互連資源，不僅可以提高進位速度，在配置較復(fù)雜的邏輯函數(shù)時，可以更加充分地利用走線資源，有效地減輕布局布線程序的負擔。
【專利附圖】

【附圖說明】
[0027]圖1為現(xiàn)有多路復(fù)用器的基板單元結(jié)構(gòu)。
[0028]圖2為本發(fā)明可擴展多路復(fù)用器的基本單元結(jié)構(gòu)。
[0029]圖3為本發(fā)明進行一種高速配置擴展的級聯(lián)結(jié)構(gòu)圖。
[0030]圖4為本發(fā)明進行另一種高速配置擴展的級聯(lián)結(jié)構(gòu)圖。
[0031]圖5為本發(fā)明進行數(shù)據(jù)流配置擴展的級聯(lián)結(jié)構(gòu)圖。
[0032]附圖標記說明:11-第一六輸入查找表、12-第二六輸入查找表、13-第三六輸入查找表、14-第四六輸入查找表、15-第九二輸入選擇器、16-第十二輸入選擇器、17-第十三二輸入選擇器、21-第一功能函數(shù)組、22-第一查找表邏輯組、23-第二查找表邏輯組、24-第一二輸入選擇器、25-第二二輸入選擇器、26-第三二輸入選擇器、27-第四二輸入選擇器、28-第二功能函數(shù)組、29-第三查找表邏輯組、30-第四查找表邏輯組、31-第五二輸入選擇器、32-第六二輸入選擇器、33-第七二輸入選擇器及34-第八二輸入選擇器?！揪唧w實施方式】
[0033]下面結(jié)合具體附圖和實施例對本發(fā)明作進一步說明。
[0034]一個四輸入的查找表LUT4(Look-up Table，簡稱LUT)，最大可以實現(xiàn)一個2:1 (二位輸入一位輸出)的多路復(fù)用器MUX,用查找表結(jié)構(gòu)實現(xiàn)多路復(fù)用器的基本原理可以簡述如下，表1為一個LUT4實現(xiàn)一個2:1的MUX的真值表，其中A，B, C為查找表LUT4中四個輸入控制信號中的三個，由真值表可知，當C=O時，Y=A ;當C=I時，Y=B，即實現(xiàn)了一個2:1的MUX，其中C作為選擇信號，A，B作為輸入信號，Y中的值通過查找表的靜態(tài)地址SRAM值進行配置，則用查找表的方法實現(xiàn)了一個2:1的MUX。
[0035]同樣方法，對于一個六輸入的查找表LUT6 ,可以用其中二個信號作為選擇信號，剩下四個信號作為輸入信號，因此最大可以實現(xiàn)一個4:1 (四位輸入一位輸出)的多路復(fù)用器。傳統(tǒng)的FPGA中，每個可配置邏輯單元中，包含兩個獨立的邏輯塊，每個邏輯塊中的多路復(fù)用器基本結(jié)構(gòu)如圖1所示，一 個邏輯塊中包含四個六輸入查找表及三個可配置的二輸入選擇器，即一個邏輯塊中包含第一六輸入查找表11、第二六輸入查找表12、第三六輸入查找表13、第四六輸入查找表14、第九二輸入選擇器15、第十二輸入選擇器16及第^ 二輸入選擇器17 ;把四個六輸入分為兩組，在具體實施時，第一六輸入查找表11與第二六輸入查找表12 —組,第三六輸入查找表13與第四六輸入查找表14為另一組,第一六輸入查找表11與第二六輸入查找表12通過第^ 二輸入選擇器17選擇輸出，形成一個8:1 (八位輸入一位輸出)的多路復(fù)用器。第三六輸入查找表13及第四六輸入查找表14通過第九二輸入選擇器15選擇輸出，形成另一個8:1的多路復(fù)用器。通過第十二輸入選擇器15將兩個8:1的多路復(fù)用器形成16:1的多路復(fù)用器。
[0036]表1
[0037]
【權(quán)利要求】
1.一種二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，包括若干功能函數(shù)組，其特征是，所述功能函數(shù)組內(nèi)設(shè)置至少一個查找表邏輯組；一個功能函數(shù)組內(nèi)的查找表邏輯組與所在功能函數(shù)組內(nèi)的查找表邏輯組利用二輸入選擇器進行級聯(lián)，或一個功能函數(shù)組內(nèi)的查找表邏輯組與相鄰功能函數(shù)組內(nèi)的查找表邏輯組利用二輸入選擇器進行級聯(lián)。
2.根據(jù)權(quán)利要求1所述的二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其特征是:所述查找表邏輯組包括二輸入多路復(fù)用器、四輸入多路復(fù)用器、八輸入多路復(fù)用器或十六輸入多路復(fù)用器。
3.根據(jù)權(quán)利要求1所述的二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其特征是:所述功能函數(shù)組內(nèi)設(shè)置兩個查找表邏輯組，兩個查找表邏輯組在功能函數(shù)組內(nèi)呈兩列布置。
4.根據(jù)權(quán)利要求3所述的二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其特征是:以所述功能函數(shù)組作為一個最小重復(fù)單元，多個所述功能函數(shù)組重復(fù)布置存在時，相鄰功能函數(shù)組內(nèi)的查找表邏輯組通過二輸入選擇器進行級聯(lián)。
5.根據(jù)權(quán)利要求3所述的二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其特征是:以兩個所述功能函數(shù)組作為一個級聯(lián)單元，其中一個功能函數(shù)組作為另一功能函數(shù)組的進位輸出，兩個功能函數(shù)組利用二輸入選擇器進行級聯(lián)。
6.根據(jù)權(quán)利要求3所述的二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其特征是:所述功能函數(shù)組包括第一功能函數(shù)組(21)及第二功能函數(shù)組(28)，所述第一功能函數(shù)組(21)與第二功能函數(shù)組(28)間組合進行高速配置擴展時，第一功能函數(shù)組(21)包括第一查找表邏輯組(22)、第二查找表邏輯組(23)、第一二輸入選擇器(24)及第二二輸入選擇器(25);第二功能函數(shù)組(28)包括第三查找表邏輯組(29)、第四查找表邏輯組(30)、第五二輸入選擇器(31)及第六二輸入選擇器(32)，第一查找表邏輯組(22)與第三查找表邏輯組(29)位于相同一列，第二查找表邏輯組(23)與第四查找表邏輯組(30)位于相同一列； 第一查找表邏輯組(22)的輸出端及第二查找表邏輯組(23)的輸出端均與第一二輸入選擇器(24)的輸入端連接，第一二輸入選擇器(24)的選擇控制端與第二查找表邏輯組(23)的AX選擇控制端連接,第一二輸入選擇器(24)的輸出端輸出第一 09A信號；第二二輸入選擇器(25)的輸入端與第一二輸入選擇器(24)的輸出端及第五二輸入選擇器(31)的輸出端連接，第二二輸入選擇器(25)的選擇控制端與第一查找表邏輯組(22)的AX選擇控制端連接，第二二輸入選擇器(25)的輸出端輸出第一 OlOA信號； 第五二輸入選擇器(31)的輸入端與第三查找表邏輯組(29)的輸出端及第四查找表邏輯組(30)的輸出端連接，第五二輸入選擇器(31)的選擇控制端與第三查找表邏輯組(29)的AX選擇控制端連接,第五二輸入選擇器(31)的輸出端輸出第二 09A信號,第五二輸入選擇器(31)的輸出端還與第六二輸入選擇器(32)的輸入端連接，第六二輸入選擇器(32)的輸入端還與第一二輸入選擇器(24)的輸出端連接，第六二輸入選擇器(32)的選擇控制端與第四查找表邏輯組(22)的AX選擇控制端連接，第六二輸入選擇器(32)的輸出端輸出第二 OlOA信號。
7.根據(jù)權(quán)利要求3所述的二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其特征是:所述功能函數(shù)組包括第一功能函數(shù)組(21)及第二功能函數(shù)組(28)，所述第一功能函數(shù)組(21)與第二功能函數(shù)組(28)間組合進 行高速配置擴展時，第一功能函數(shù)組(21)包括第一查找表邏輯組(22)、第二查找表邏輯組(23)、第一二輸入選擇器(24)及第二二輸入選擇器(25);第二功能函數(shù)組(28)包括第三查找表邏輯組(29)、第四查找表邏輯組(30)及第五二輸入選擇器(31 )，第一查找表邏輯組(22 )與第三查找表邏輯組(29 )位于相同一列，第二查找表邏輯組(23)與第四查找表邏輯組(30)位于相同一列； 第一查找表邏輯組(22)的輸出端及第二查找表邏輯組(23)的輸出端均與第一二輸入選擇器(24)的輸入端連接，第一二輸入選擇器(24)的選擇控制端與第二查找表邏輯組(23)的AX選擇控制端連接,第一二輸入選擇器(24)的輸出端輸出第一 09A信號，第一二輸入選擇器(24)的輸出端與與第二二輸入選擇器(25)的輸入端連接,第二二輸入選擇器(25)的輸入端還與第五二輸入選擇器(31)的輸出端連接，第二二輸入選擇器(25)的選擇控制端與第一查找表邏輯組(22)的AX選擇控制端連接；第二二輸入選擇器(25)的輸出端輸出第一 OlOA信號； 第五二輸入選擇器(31)的輸入端分別與第三查找表邏輯組(29)的輸出端及第四查找表邏輯組(30)的輸出端連接，第五二輸入選擇器(31)的選擇控制端與第四查找表邏輯組(30)的AX選擇 控制端連接,第五二輸入選擇器(31)的輸出端輸出第二 09A信號。
8.根據(jù)權(quán)利要求3所述的二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其特征是:所述功能函數(shù)組包括第一功能函數(shù)組(21)及第二功能函數(shù)組(28)，所述第一功能函數(shù)組(21)與第二功能函數(shù)組(28)間組合進行數(shù)據(jù)流配置擴展時，所述第一功能函數(shù)組(21)包括第一查找表邏輯組(22)及第三二輸入選擇器(26);第二功能函數(shù)組(28)包括第三查找表邏輯組(29)及第七二輸入選擇器(33);第一查找表邏輯組(22)與第三查找表邏輯組(29)位于相同一列，第二查找表邏輯組(23)與第四查找表邏輯組(30)位于相同一列； 第一查找表邏輯組(22)的輸出端及第三查找表邏輯組(29)的輸出端均與第三二輸入選擇器(26)的輸入端連接，第三二輸入選擇器(26)的選擇控制端與第一查找表邏輯組(22)的Al選擇控制端連接，第三二輸入選擇器(26)的輸出端輸出09B信號； 第七二輸入選擇器(33)的兩輸入端均與第三二輸入選擇器(26)的輸出端連接，第七二輸入選擇器(33)的選擇控制端與第三查找表邏輯組(29)的Al選擇控制端連接，第七二輸入選擇器(33)的輸出端輸出OlOB信號。
9.根據(jù)權(quán)利要求3所述的二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其特征是:所述功能函數(shù)組包括第一功能函數(shù)組(21)及第二功能函數(shù)組(28)，所述第一功能函數(shù)組(21)與第二功能函數(shù)組(28)間組合進行數(shù)據(jù)流配置擴展時，所述第一功能函數(shù)組(21)包括第一查找表邏輯組(22)及第三二輸入選擇器(26);第二功能函數(shù)組(28)包括第三查找表邏輯組(29)及第七二輸入選擇器(33);第一查找表邏輯組(22)與第三查找表邏輯組(29)位于相同一列，第二查找表邏輯組(23)與第四查找表邏輯組(30)位于相同一列； 第二查找表邏輯組(23)的輸出端及第四查找表邏輯組(30)的輸出端均與第四二輸入選擇器(27)的輸入端連接，第四二輸入選擇器(27)的選擇控制端與第二查找表邏輯組(23)的Al選擇控制端連接，第四二輸入選擇器(27)的輸出端輸出09C信號； 第八二輸入選擇器(34)的輸入端均與第四二輸入選擇器(27)的輸出端連接，第八二輸入選擇器(34)的選擇控制端與第四查找表邏輯組(30)的Al選擇控制端連接，第八二輸入選擇器(34)的輸出端輸出OlOC信號。
10.根據(jù)權(quán)利要求8所述的二維可擴展多路復(fù)用器的級聯(lián)結(jié)構(gòu)，其特征是:第一功能函數(shù)組(21)還包括第二查找表邏輯組(23)及第四二輸入選擇器(27);第二功能函數(shù)組(28)還包括第四查找表邏輯組(30)及第八二輸入選擇器(34)； 第二查找表邏輯組(23)的輸出端及第四查找表邏輯組(30)的輸出端均與第四二輸入選擇器(27)的輸入端連接，第四二輸入選擇器(27)的選擇控制端與第二查找表邏輯組(23)的Al選擇控制端連接，第四二輸入選擇器(27)的輸出端輸出09C信號； 第八二輸入選擇器(34)的輸入端均與第四二輸入選擇器(27)的輸出端連接，第八二輸入選擇器(34)的選擇控制端與第四查找表邏輯組(30)的Al選擇控制端連接，第八二輸入選擇器(34)的輸出端輸出OlOC信號。
【文檔編號】H03K19/177GK103746686SQ201410038488
【公開日】2014年4月23日 申請日期:2014年1月26日 優(yōu)先權(quán)日:2014年1月26日
【發(fā)明者】馮盛, 劉彤, 霍杰, 萬清 申請人:中國電子科技集團公司第五十八研究所