一種上電復(fù)位電路及方法
【專利摘要】本發(fā)明公開一種上電復(fù)位電路及方法，其上電復(fù)位電路具體包括于采樣電源電壓的線性采樣分壓電路、比較器、第一反相器、第二反相器和計數(shù)器，線性采樣分壓電路的輸出端接比較器的負(fù)輸入端，比較器的正輸入端接帶隙基準(zhǔn)電壓，比較器的輸出端接第一反相器的輸入端，第一反相器的輸出端接第二反相器的輸入端，第二反相器的輸出端接計數(shù)器的一輸入端，計數(shù)器的另一輸入端接時鐘信號，計數(shù)器的輸出端接上電復(fù)位信號。本發(fā)明能夠避免電阻電容受制造工藝而帶來的偏差，通過電源電壓分壓與帶隙基準(zhǔn)電壓進(jìn)行比較輸出控制計數(shù)使能信號，通過對時鐘的計數(shù)，將復(fù)位信號向后延遲，待電源電壓穩(wěn)定后再輸出上電復(fù)位信號，能更好的保證芯片的正確初始化、正常工作。
【專利說明】—種上電復(fù)位電路及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及芯片的復(fù)位電路領(lǐng)域，更具體地，涉及一種可靠的上電復(fù)位電路及方法。
【背景技術(shù)】
[0002]芯片在接通電源的時候會進(jìn)行一系列的初始化操作，包括初始化寄存器，初始化各個硬件等等，為確保芯片中電路穩(wěn)定可靠工作，復(fù)位電路是必不可少的一部分，復(fù)位電路的第一功能是上電復(fù)位。
[0003]典型的上電復(fù)位電路如圖1所示，電容在上接高電平，電阻在下接地，中間位接復(fù)位信號。這種復(fù)位電路為高電平復(fù)位。當(dāng)通電時，電容兩端相當(dāng)于短路，于是復(fù)位信號端為高電平，然后電源通過電阻對電容充電，復(fù)位信號端電壓開始慢慢下降，降到一定程度，即為低電平，芯片開始正常工作。但是這種粗糙的上電復(fù)位電路由于只采用電阻和電容結(jié)構(gòu)，受到制造工藝偏差的影響而導(dǎo)致上電復(fù)位信號不穩(wěn)定，進(jìn)而影響整個系統(tǒng)的失穩(wěn)。鑒于典型上電復(fù)位電路的不足，目前廣泛采用比較器型上電復(fù)位電路，如圖2所示。上電復(fù)位時，由于組成了一個RC低通網(wǎng)絡(luò)，所以比較器的正相輸入端電壓比負(fù)端輸入電壓延遲一定時間，而比較器的負(fù)相端網(wǎng)絡(luò)的時間常數(shù)遠(yuǎn)遠(yuǎn)小于正相端RC網(wǎng)絡(luò)的時間常數(shù)，因此在正端電壓還沒有超過負(fù)端電壓時，比較器輸出低電平，經(jīng)反相器后產(chǎn)生高電平。復(fù)位脈沖的寬度主要取決于正常電壓上升的速度。由于負(fù)端電壓放電回路時間常數(shù)較大，因此對電源電壓的波動不敏感，但是容易產(chǎn)生以下兩種不利現(xiàn)象:
[0004](I)電源二次開關(guān)間隔短時，復(fù)位不可靠；
[0005](2)當(dāng)電源電壓中有浪涌現(xiàn)象時，可能在浪涌消失后不能產(chǎn)生復(fù)位脈沖。
[0006]基于對典型上電復(fù)位電路的分析，為了確保芯片穩(wěn)定工作，設(shè)計一種結(jié)構(gòu)簡單穩(wěn)定可靠的上電復(fù)位電路是很有必要的。

【發(fā)明內(nèi)容】

[0007]本發(fā)明主要是為了克服上述現(xiàn)有技術(shù)中存在的復(fù)位電路問題，提出一種可靠的上電復(fù)位電路，本發(fā)明采用晶體管分壓電源電壓的形式，避免了電阻電容受制造工藝而帶來的偏差，并通過電源電壓分壓與帶隙基準(zhǔn)電壓進(jìn)行比較輸出控制計數(shù)使能信號，通過對時鐘的計數(shù)，將復(fù)位信號向后延遲，待電源電壓穩(wěn)定后再輸出上電復(fù)位信號。
[0008]為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案為:
[0009]一種上電復(fù)位電路，包括用于采樣電源電壓的線性采樣分壓電路、比較器、第一反相器、第二反相器和計數(shù)器，所述的線性采樣分壓電路的輸出端接比較器的負(fù)輸入端，比較器的正輸入端接帶隙基準(zhǔn)電壓，比較器的輸出端接第一反相器的輸入端，第一反相器的輸出端接第二反相器的輸入端，第二反相器的輸出端接計數(shù)器的一輸入端，計數(shù)器的另一輸入端接時鐘信號，所述計數(shù)器的輸出端接上電復(fù)位信號。
[0010]根據(jù)線性采樣分壓電路的輸出電壓與帶隙基準(zhǔn)電壓進(jìn)行比較，當(dāng)上電時，輸出電壓跟隨電源電壓上升，當(dāng)輸出電壓高于帶隙基準(zhǔn)電壓時，比較器輸出低電平，并經(jīng)過兩個反相器整形成為計數(shù)使能信號進(jìn)入計數(shù)器，計數(shù)器開始對時鐘進(jìn)行計數(shù)，電源電壓已趨于穩(wěn)定后，完成計數(shù)并發(fā)出上電復(fù)位信號，芯片據(jù)此可以準(zhǔn)確的初始化寄存器。
[0011]更進(jìn)一步的，所述線性采樣分壓電路包括晶體管MO和晶體管M1，所述晶體管MO的漏端和柵端連接電源電壓，源端連接晶體管Ml的漏端，晶體管Ml的漏斷即為線性采樣分壓電路的輸出端，晶體管Ml的柵端連接電源電壓，源端接地。
[0012]更進(jìn)一步的，所述晶體管MO和晶體管Ml均為NMOS晶體管。
[0013]上述兩個晶體管的柵端都連到電源電壓上，由于晶體管Ml處于線性區(qū)，所以采樣分壓電路的電流很小，功耗很低，并且輸出電壓只與晶體管MO和晶體管Ml的尺寸和電源電壓值相關(guān)，當(dāng)兩個晶體管的尺寸固定后，輸出電壓與電源電壓之間具有良好的線性關(guān)系。
[0014]即所述晶體管MO的尺寸為WcZLtl,晶體管Ml的尺寸SW1Zl1，線性采樣分壓電路的輸出電壓Vl與電源電壓VDD的線性關(guān)系為:
【權(quán)利要求】
1.一種上電復(fù)位電路，其特征在于，包括用于采樣電源電壓的線性采樣分壓電路、比較器、第一反相器、第二反相器和計數(shù)器，所述的線性采樣分壓電路的輸出端接比較器的負(fù)輸入端，比較器的正輸入端接帶隙基準(zhǔn)電壓，比較器的輸出端接第一反相器的輸入端，第一反相器的輸出端接第二反相器的輸入端，第二反相器的輸出端接計數(shù)器的一輸入端，計數(shù)器的另一輸入端接時鐘信號，所述計數(shù)器的輸出端接上電復(fù)位信號。
2.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述線性采樣分壓電路包括晶體管MO和晶體管M1，所述晶體管MO的漏端和柵端連接電源電壓，源端連接晶體管Ml的漏端，晶體管Ml的漏斷即為線性采樣分壓電路的輸出端，晶體管Ml的柵端連接電源電壓，源端接地。
3.根據(jù)權(quán)利要求2所述的上電復(fù)位電路，其特征在于，所述晶體管MO和晶體管Ml均為NMOS晶體管。
4.根據(jù)權(quán)利要求2所述的上電復(fù)位電路，其特征在于，所述晶體管MO的尺寸為WcZLtl,晶體管Ml的尺寸SW1Zl1，線性采樣分壓電路的輸出電壓Vl與電源電壓VDD的線性關(guān)系為:
5.—種上電復(fù)位方法,其特征在于，線性米樣分壓電路米樣電源電壓輸出電壓VI，通過比較器與帶隙基準(zhǔn)電壓進(jìn)行比較，采用兩個串聯(lián)的反相器對比較結(jié)果進(jìn)行整形，獲取計數(shù)器的輸入使能信號，計數(shù)器的另一個輸入信號為時鐘信號，通過計數(shù)器對時鐘信號的計數(shù)來產(chǎn)生足夠的延遲，當(dāng)電源電壓趨于穩(wěn)定后發(fā)出上電復(fù)位信號。
6.根據(jù)權(quán)利要求5所述的上電復(fù)位方法，其特征在于，所述線性采樣分壓電路包括晶體管MO和晶體管M1，所述晶體管MO的漏端和柵端連接電源電壓，源端連接晶體管Ml的漏端，晶體管Ml的漏斷即為線性采樣分壓電路的輸出端，晶體管Ml的柵端連接電源電壓，源端接地。
7.根據(jù)權(quán)利要求6所述的上電復(fù)位方法，其特征在于，所述晶體管MO的尺寸為WcZLtl,晶體管Ml的尺寸SW1Zl1，線性采樣分壓電路的輸出電壓Vl與電源電壓VDD的線性關(guān)系為:
【文檔編號】H03K17/22GK103532531SQ201310476437
【公開日】2014年1月22日 申請日期:2013年10月12日 優(yōu)先權(quán)日:2013年10月12日
【發(fā)明者】譚洪舟, 段志奎, 丁一, 丁顏玉, 路崇, 尹秀文 申請人:中山大學(xué), 廣州市花都區(qū)中山大學(xué)國光電子與通信研究院