柵壓自舉開關電路的制作方法
【專利摘要】本發(fā)明涉及集成電路技術。本發(fā)明解決了現(xiàn)有柵壓自舉開關電路電路占用面積較大且輸入端容性負載也較大的問題，提供了一種柵壓自舉開關電路，其技術方案可概括為：柵壓自舉開關電路，其特征在于，包括柵壓抬高電路、柵極充放電電路、輸入緩沖電路及開關電路，所述柵壓抬高電路與柵極充放電電路連接，輸入緩沖電路與柵壓抬高電路連接，柵極充放電電路與開關電路連接。本發(fā)明的有益效果是，大大減小了電路所占用的面積，減少了輸入寄生電容，適用于柵壓自舉開關電路。
【專利說明】柵壓自舉開關電路
【技術領域】
[0001 ] 本發(fā)明涉及集成電路技術，特別涉及柵壓自舉開關電路。
【背景技術】
[0002]隨著技術的發(fā)展，高速高精度已成為模數(shù)轉(zhuǎn)換器的設計目標。流水線模數(shù)轉(zhuǎn)換器(Pipelined ADC)作為目前主流的ADC產(chǎn)品之一，能夠很好的兼顧速度與精度的要求。在流水線模數(shù)轉(zhuǎn)換器中，帶乘法的數(shù)模轉(zhuǎn)換器(MDAC)作為其重要組成部分，其性能決定了整個流水線模數(shù)轉(zhuǎn)換器的性能。隨著工藝尺寸的縮小，應用于帶乘法的數(shù)模轉(zhuǎn)換器中的開關電路無疑面臨著新的挑戰(zhàn)。針對采樣保存電路中的開關電壓研究越來越多，其要求是高線性度，高速；針對帶乘法的數(shù)模轉(zhuǎn)換器中的開關電路，其要求是低導通電阻，面積小，而目前這種要求的開關電路研究幾乎是空白。
[0003]在模擬電路中，通常用MOS晶體管來實現(xiàn)開關的功能。以N型MOS開關為例，MOS管的導通電阻與柵源電壓有關，柵源電壓越小導通電阻越大。一般在開關導通時，柵極電壓固定在一個高電平(通常接最高電平，也就是電源電壓)，源極接輸入信號，因而導通電阻會隨著輸入信號的變化而變化，特別是當信號電壓接近柵極電壓時，?OS管接近關斷。
[0004]為了能處理接近電源電壓的信號，柵壓自舉技術通過抬高柵極電壓使其高于電源電壓。圖1所示為一種現(xiàn)有的柵壓自舉開關電路。圖1中，第一 NMOS管麗I實現(xiàn)開關功能，其余部分為柵壓自舉電路，在兩相時鐘(正向時鐘信號CLKP和反向時鐘信號CLKN)的控制下將第一節(jié)點NI抬高至電源電壓以上。該電路有兩個工作狀態(tài):
[0005](I)當CLKP為低電平，CLKN為高電平時，電路處于預充放電狀態(tài)。假設電源電壓VDD為X，此時第二節(jié)點N2為兩倍的X，第四NMOS管MN4導通，同時第十一 NMOS管MNll也導通，電容三C3被充電至X。同時，第一 PMOS管MPl導通，第四節(jié)點N4充電至X，使得第二PMOS管MP2關斷。并且第十NMOS管MNlO導通，第一節(jié)點NI被拉低到零，第一 NMOS管MNl，第七NMOS管麗7，第八NMOS管MN8都關斷。在該狀態(tài)下實現(xiàn)開關的關斷。
[0006](2)當CLKP為高電平，CLKN為低電平時，電路進入柵壓自舉工作狀態(tài)。此時第二節(jié)點N2為X，第四NMOS管MN4關斷，同時第十NMOS管MNlO也關斷。另外，第六NMOS管MN6導通，第四節(jié)點N4被拉低，第二 PMOS管MP2導通，第一節(jié)點NI被拉高，從而第一 NMOS管麗1，第八NMOS管MN8都導通。第八NMOS管MN8導通后，電容三C3下極板(第五節(jié)點N5)被抬高至接近輸入端的輸入信號Vin，由于第三節(jié)點N3、第一節(jié)點NI沒有額外的電流通路，故第三節(jié)點N3、第一節(jié)點NI也被抬高相同的電壓，這樣自舉后的電壓接近為X+Vin。最終實現(xiàn)了一個高于電源電壓且隨輸入變化的柵極電壓，這樣第一 NMOS管麗I的柵源電壓將被固定在X。
[0007]然而可以看到，在工作狀態(tài)(I)中，為了使第四NMOS管MN4導通，用到了帶電容的電荷泵結構來使第二節(jié)點N2的電壓抬高到2X，這樣額外引入的電容將會占用很大的面積，特別針對納米級工藝。另外在工作狀態(tài)(2)中，當?shù)诎薔MOS管MN8導通后，輸入相當于直接接到電容三C3的下極板，再加上由第^^一 NMOS管MNl1、第四NMOS管MN4、第五NMOS管麗5、第九NMOS管MN9、第十NMOS管麗IO所引入的寄生電容，這樣加在輸入端的容性負載會大大增加，要想使開關正常工作則必須增大輸入級的驅(qū)動能力。再者由上面的分析得到的第一 NMOS管麗I柵源電壓為固定的X，當需要得到更低的導通電阻，增大柵源電壓，適當大于X時候，這種架構就不適用。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的是克服目前柵壓自舉開關電路電路占用面積較大且輸入端容性負載也較大的缺點，提供一種柵壓自舉開關電路。
[0009]本發(fā)明解決其技術問題，采用的技術方案是，柵壓自舉開關電路，其特征在于，包括柵壓抬高電路、柵極充放電電路、輸入緩沖電路及開關電路，所述柵壓抬高電路與柵極充放電電路連接，輸入緩沖電路與柵壓抬高電路連接，柵極充放電電路與開關電路連接。
[0010]具體的，所述柵壓抬高電路包括時鐘信號輸入端、第一 NMOS管、第二 NMOS管、柵壓自舉電容、地線及電源電壓輸入端，所述時鐘信號輸入端與第一 NMOS管的柵極及第二 NMOS管的柵極連接，第二 NMOS管的源極通過柵壓自舉電容與第一 NMOS管的漏極連接，第二 NMOS管的源極與柵極充放電電路連接，其漏極與電源電壓輸入端連接，第一 NMOS管的源極與地線連接，其漏極與輸入緩沖電路連接。
[0011]進一步的，所述柵極充放電電路包括時鐘信號輸入端、第一 PMOS管、第三NMOS管、第四NMOS管、電源電壓輸入端及地線，所述第一 PMOS管的源極與柵壓抬高電路連接，其漏極與第三NMOS管的漏極連接，并與開關電路連接，時鐘信號輸入端與第一 PMOS管的柵極及第四NMOS管的柵極連接，電源電壓輸入端與第三NMOS管的柵極連接，第三NMOS管的源極與第四NMOS管的漏極連接，第四NMOS管的源極與地線連接，所述第三NMOS管與第四NMOS管都為常開的NMOS管。
[0012]具體的，所述開關電路包括信號輸入端、信號輸出端及第五NMOS管,所述信號輸入端與第五NMOS管MN5的源極連接，信號輸出端與第五NMOS管的漏極連接，第五NMOS管的柵極與柵極充放電電路連接。
[0013]再進一步的，所述輸入緩沖電路包括時鐘信號輸入端及緩沖器，所述時鐘信號輸入端與緩沖器連接，緩沖器與柵壓抬高電路連接。
[0014]具體的，所述緩沖器包括第二PMOS管、第三PMOS管、電源電壓輸入端、地線及信號輸入端，所述第二 PMOS管的源極與第三PMOS管的漏極連接，并與柵壓抬高電路連接，電源電壓輸入端與第三PMOS管的源極連接，第三PMOS管的柵極與時鐘信號輸入端CLK連接，第二 PMOS管的柵極與信號輸入端連接，其漏極與地線連接。
[0015]再進一步的，所述緩沖器還包括多個PMOS管及與PMOS管數(shù)量相對應的單刀雙擲開關，所述PMOS管的源極都與第三PMOS管的源極連接，其漏極都與第三PMOS管的漏極連接，每一個PMOS管的柵極都分別與一個單刀雙擲開關一一對應，每一個PMOS管的柵極都與與其相對應的單刀雙擲開關的選擇端連接，每一個單刀雙擲開關的一個固定端都與電源電壓輸入端VDD連接，另一個固定端都與第三PMOS管的柵極連接。
[0016]本發(fā)明的有益效果是，上述的柵壓自舉開關電路，相對于現(xiàn)有的柵壓自舉開關而言，在柵壓抬高電路中取消了電荷泵結構，只用到了一個電容，大大減小了電路所占用的面積，降低了成本，這對于對芯片面積有嚴格限制的設計中具有重要意義。另外，通過輸入緩沖電路來驅(qū)動柵壓抬高電路，因此輸入緩沖電路隔離了輸入端的輸入信號和柵壓抬高電路，減少了輸入寄生電容。進一步，輸入緩沖電路可以實現(xiàn)電平的轉(zhuǎn)移，因此可以實現(xiàn)開關管的柵源電壓的改變，而不是局限于電源電壓輸入端VDD輸入的電源電壓，這樣的設計在研發(fā)前期非常具有價值。
【專利附圖】

【附圖說明】
[0017]圖1為現(xiàn)有柵壓自舉開關電路的電路圖；
[0018]圖2為本發(fā)明實施例中柵壓自舉開關電路的電路圖；
[0019]圖3為本發(fā)明實施例中的輸入緩沖電路的電路圖；
[0020]其中，麗I為第一 WOS管，麗2為第二 WOS管，麗3為第三WOS管，麗4為第四匪OS管，麗5為第五匪OS管，MN6為第六匪OS管，麗7為第七匪OS管，MN8為第八匪OS管，MN9為第九NMOS管，MNlO為第十NMOS管，MNll為第^^一 NMOS管，MPl為第一 PMOS管，MP2為第二 PMOS管，MP3為第三PMOS管，MP4為第四PMOS管，MP5為第五PMOS管，NI為第一節(jié)點，N2為第二節(jié)點，N3為第三節(jié)點，N4為第四節(jié)點，N5為第五節(jié)點，Cl為電容一，C2為電容二，C3為電容三，C為柵壓自舉電容，VDD為電源電壓輸入端，GND為地線，CLK為時鐘信號輸入端。
【具體實施方式】
[0021 ] 下面結合附圖及實施例，詳細描述本發(fā)明的技術方案。
[0022]本發(fā)明所述的柵壓自舉開關電路，由柵壓抬高電路、柵極充放電電路、輸入緩沖電路及開關電路組成，其中，柵壓抬高電路與柵極充放電電路連接，輸入緩沖電路與柵壓抬高電路連接，柵極充放電電路與開關電路連接。
[0023]實施例
[0024]圖2為本發(fā)明實施例的柵壓自舉開關電路的電路圖。參照圖2，本例柵壓自舉開關電路包括柵壓抬高電路、柵極充放電電路，輸入緩沖電路以及開關電路，柵壓抬高電路與柵極充放電電路連接，輸入緩沖電路與柵壓抬高電路連接，柵極充放電電路與開關電路連接。其中柵壓抬高電路、柵極充放電電路及輸入緩沖電路構成柵壓自舉環(huán)路，用于在時鐘的控制下產(chǎn)生柵極控制電壓，該柵極電壓受輸入信號的影響。開關電路由第五NMOS開關管麗5構成，其柵極與該柵壓自舉環(huán)路相連接，其漏極連接至信號輸入端，其源極連接至信號輸出端，用于在所述柵極控制電壓的控制下，保持其柵源電壓差相對不變，將信號輸入端輸入的連續(xù)信號vin采樣為離散信號vout，并由信號輸出端輸出。
[0025]參照圖2，柵壓抬高電路包括時鐘信號輸入端CLK、第一 NMOS管麗1、第二 NMOS管麗2、柵壓自舉電容C、地線GND及電源電壓輸入端VDD，所述時鐘信號輸入端CLK與第一NMOS管MNl的柵極及第二 NMOS管MN2的柵極連接，第二 NMOS管MN2的源極通過柵壓自舉電容C與第一 NMOS管麗I的漏極連接，第二 NMOS管麗2的源極與柵極充放電電路連接，其漏極與電源電壓輸入端VDD連接，第一 NMOS管MNl的源極與地線GND連接，其漏極與輸入緩沖電路連接。其中，柵壓自舉電容C，其下極板與第一 NMOS管MNl的漏極連接作為第一節(jié)點NI，其上極板與第二 NMOS管麗2的源極連接作為第二節(jié)點N2。
[0026]柵極充放電電路包括時鐘信號輸入端CLK、第一 PMOS管MP1、第三NMOS管麗3、第四NMOS管MN4、電源電壓輸入端VDD及地線GND，所述第一 PMOS管MPl的源極與柵壓抬高電路連接，其漏極與第三NMOS管的漏極連接，并與開關電路連接，時鐘信號輸入端CLK與第
一PMOS管MPl的柵極及第四NMOS管MN4的柵極連接，電源電壓輸入端VDD與第三NMOS管MN3的柵極連接，第三NMOS管MN3的源極與第四NMOS管MN4的漏極連接，第四NMOS管MN4的源極與地線GND連接，所述第三NMOS管MN3與第四NMOS管MN4都為常開的NMOS管。柵極充放電電路用于對第五NMOS開關管麗5的柵極進行充放電。其中，第一 PMOS管MPl的漏極作為第三節(jié)點N3，第三NMOS管麗3的源極作為第四節(jié)點N4。
[0027]開關電路包括信號輸入端、信號輸出端及第五NMOS管麗5,所述信號輸入端與第五NMOS管麗5的源極連接，信號輸出端與第五NMOS管的漏極連接，第五NMOS管的柵極與柵極充放電電路連接。
[0028]第三節(jié)點N3是第五NMOS開關管匪5的控制端點，決定著第五NMOS管匪5的導通與否。輸入緩沖電路包括時鐘信號輸入端CLK及緩沖器，時鐘信號輸入端與緩沖器連接，緩沖器與柵壓抬高電路連接，具體該緩沖器包括第二 PMOS管MP2、第三PMOS管MP3、電源電壓輸入端VDD、地線GND及輸入端，第二 PMOS管MP2的源極與第三PMOS管MP3的漏極連接，并與柵壓抬高電路連接，電源電壓輸入端VDD與第三PMOS管MP3的源極連接，第三PMOS管MP3的柵極與時鐘信號輸入端CLK連接，第二 PMOS管MP2的柵極與信號輸入端連接，其漏極與地線GND連接。
[0029]上述柵壓自舉開關電路工作過程:
[0030]步驟1，預充放電狀態(tài)。在時鐘信號輸入端CLK輸入的時鐘信號由低變高時，第一PMOS管MPl關斷，第四NMOS管MN4開啟，第三節(jié)點N3與地線GND形成通路，第五NMOS管NM5的柵極電荷被泄放掉，故第五NMOS管MN5被關斷。與此同時，第一 NMOS管MNl和第二NMOS管麗2都導通，第三PMOS管MP3關斷，這樣柵壓自舉電容C上極板被充電至VDD-Vthn(Vthn為NMOS管的開啟閾值電壓，該NMOS管指本申請中所有NMOS管，包括第一 NMOS管、第
二NMOS管……)，下極板電荷被泄放掉，使其兩端電壓差維持在VDD-Vthn。
[0031]步驟2，柵壓自舉工作狀態(tài)。當時鐘信號輸入端CLK輸入的時鐘信號由高變低時，第一 NMOS管MNl、第二 NMOS管NM2和第四NMOS管NM4關斷，第一 PMOS管MPl和第三PMOS管MP3導通。輸入緩沖電路開始正常工作，因此第二 PMOS管MP2源極電壓為Vin+VTHP+VQN(Vthp為PMOS管的開啟閾值電壓；νΜ是PMOS管的過驅(qū)動電壓，與流過PMOS管的電流有關，該PMOS管指本申請中所有NMOS管，包括第一 PMOS管、第二 PMOS管……)。對于柵壓自舉電容Cl上極板電荷守恒，其兩端電壓差還是VDD-Vthn。這樣通過自舉環(huán)路將其傳遞給第五NMOS管MN5的柵極，從而使得第五NMOS管MN5的柵源電壓差始終保持在VDD+VTHP+VQN_VTHN這樣可以得到其導通電阻的表達式為:
[0032]Ron = [μ Cox —{VDD + Vmp + Vm - Vthn)] 1
[0033]而Vqn受控于流過第二 PMOS管MP2的電流。
[0034]本例的輸入緩沖電路中的緩沖器還可以包括多個PMOS管及與PMOS管數(shù)量相對應的單刀雙擲開關，每一個PMOS管的源極都與第三PMOS管MP3的源極連接，其漏極都與第三PMOS管MP3的漏極連接，每一個PMOS管的柵極都分別與一個單刀雙擲開關一一對應，每一個PMOS管的柵極都與與其相對應的單刀雙擲開關的選擇端連接，每一個單刀雙擲開關的一個固定端都與電源電壓輸入端VDD連接，另一個固定端都與第三PMOS管MP3的柵極連接。
[0035]參照圖3，圖3給出了一種控制流過第二 PMOS管MP2電流的方案，即緩沖器的方案。本例中，以第四PMOS管MP4、第五PMOS管MP5及第六PMOS管MP6為例，對應的，有第一單刀雙擲開關S1、第二單刀雙擲開關S2及第三單刀雙擲開關S3。
[0036]因此流過第二 PMOS管MP2的電流Itrtal可以表示為:[0037]
【權利要求】
1.柵壓自舉開關電路，其特征在于，包括柵壓抬高電路、柵極充放電電路、輸入緩沖電路及開關電路，所述柵壓抬高電路與柵極充放電電路連接，輸入緩沖電路與柵壓抬高電路連接，柵極充放電電路與開關電路連接。
2.根據(jù)權利要求1所述柵壓自舉開關電路，其特征在于，所述柵壓抬高電路包括時鐘信號輸入端、第一 NMOS管、第二 NMOS管、柵壓自舉電容、地線及電源電壓輸入端，所述時鐘信號輸入端與第一 NMOS管的柵極及第二 NMOS管的柵極連接，第二 NMOS管的源極通過柵壓自舉電容與第一 NMOS管的漏極連接，第二 NMOS管的源極與柵極充放電電路連接，其漏極與電源電壓輸入端連接，第一 NMOS管的源極與地線連接，其漏極與輸入緩沖電路連接。
3.根據(jù)權利要求1所述柵壓自舉開關電路，其特征在于，所述柵極充放電電路包括時鐘信號輸入端、第一 PMOS管、第三NMOS管、第四NMOS管、電源電壓輸入端及地線，所述第一PMOS管的源極與柵壓抬高電路連接，其漏極與第三NMOS管的漏極連接，并與開關電路連接，時鐘信號輸入端與第一 PMOS管的柵極及第四NMOS管的柵極連接，電源電壓輸入端與第三NMOS管的柵極連接，第三NMOS管的源極與第四NMOS管的漏極連接，第四NMOS管的源極與地線連接，所述第三NMOS管與第四NMOS管都為常開的NMOS管。
4.根據(jù)權利要求1所述柵壓自舉開關電路，其特征在于，所述開關電路包括信號輸入端、信號輸出端及第五NMOS管,所述信號輸入端與第五NMOS管的源極連接,信號輸出端與第五NMOS管的漏極連接，第五NMOS管的柵極與柵極充放電電路連接。
5.根據(jù)權利要求1或2或3或4所述柵壓自舉開關電路，其特征在于，其特征在于，所述輸入緩沖電路包括時鐘信號輸入端及緩沖器，所述時鐘信號輸入端與緩沖器連接，緩沖器與柵壓抬高電路連接。
6.根據(jù)權利要求5所述柵壓自舉開關電路，其特征在于，所述緩沖器包括第二PMOS管、第三PMOS管、電源電壓輸入端、地線及信號輸入端，所述第二 PMOS管的源極與第三PMOS管的漏極連接，并與柵壓抬高電路連接，電源電壓輸入端與第三PMOS管的源極連接，第三PMOS管的柵極與時鐘信號輸入端連接，第二 PMOS管的柵極與信號輸入端連接，其漏極與地線連接。
7.根據(jù)權利要求6所述柵壓自舉開關電路，其特征在于，所述緩沖器還包括多個PMOS管及與PMOS管數(shù)量相對應的單刀雙擲開關，所述PMOS管的源極都與第三PMOS管的源極連接，其漏極都與第三PMOS管的漏極連接，每一個PMOS管的柵極都分別與一個單刀雙擲開關一一對應，每一個PMOS管的柵極都與與其相對應的單刀雙擲開關的選擇端連接，每一個單刀雙擲開關的一個固定端都與電源電壓輸入端連接，另一個固定端都與第三PMOS管的柵極連接。
【文檔編號】H03K17/687GK103532534SQ201310424298
【公開日】2014年1月22日 申請日期:2013年9月17日 優(yōu)先權日:2013年9月17日
【發(fā)明者】寧寧, 王成碧, 李華省, 劉志華, 李靖, 吳霜毅, 于奇 申請人:電子科技大學