專利名稱：低噪聲快速切換頻率合成器的制作方法
技術(shù)領(lǐng)域：
低噪聲快速切換頻率合成器技術(shù)領(lǐng)域[0001]本實(shí)用新型屬于短波、超短波無線電通信設(shè)備，涉及一種低噪聲快速切換頻率合成器。
背景技術(shù)：
[0002]通信電臺(tái)中的頻率合成器種類很多，不同頻段、不同功能的電臺(tái)對(duì)頻率合成器的指標(biāo)要求不同，就頻率合成器相位噪聲指標(biāo)，小功率電臺(tái)(小于20W)要求較低，車載大功率電臺(tái)(小于125W)要求相對(duì)較高，大功率基站臺(tái)(400WU000W)要求最高；對(duì)頻率轉(zhuǎn)換時(shí)間，定頻電臺(tái)不要求，跳頻電臺(tái)一般要求小于一個(gè)跳周期的10%。據(jù)相關(guān)資料和測(cè)試到的水平看，國(guó)內(nèi)只有功放鎖相環(huán)達(dá)到該指標(biāo)，但采用的是大功率雙管振蕩器，輸出功率為5W，并且工作頻率只有30 88MHz，向其它頻段擴(kuò)展及其困難，不適宜做本振用?！秾拵ьl率捷變鎖相環(huán)設(shè)計(jì)》(中國(guó)電子科學(xué)研究院學(xué)報(bào)第2期2008年4月)中公開的鎖定時(shí)間達(dá)到10uS，但采用的是間接測(cè)試方法，頻譜質(zhì)量較差；《超短波跳頻電臺(tái)頻率合成器設(shè)計(jì)》(2007年第4期廣西通信技術(shù))中報(bào)道的相位噪聲雖然較低，轉(zhuǎn)換時(shí)間小于150uS，但僅用了小數(shù)分頻技術(shù)。實(shí)用新型內(nèi)容[0003]本實(shí)用新型的目的在于提供一種低噪聲快速切換頻率合成器，解決現(xiàn)有技術(shù)存在的相位噪聲高，轉(zhuǎn)換時(shí)間長(zhǎng)的問題。[0004]本實(shí)用新型的目的是這樣實(shí)現(xiàn)的，一種低噪聲快速切換頻率合成器，包括FPGA控制電路、帶寬控制電路、鎖相環(huán)芯片PLLIADF419 3、環(huán)路濾波器、壓控振蕩器VCO、DDSAD9951、溫補(bǔ)振蕩器、D0-D7并行數(shù)據(jù)、D/A轉(zhuǎn)換器、運(yùn)算放大器；溫補(bǔ)振蕩器輸出連接DDSAD9951的9腳作為時(shí)鐘輸入，連接DDS AD9951的21腳輸出連接到PLL1ADF4193的11腳作為參考輸入；壓控振蕩器VCO的輸出一路作為本振輸出，另一路輸入到PLL1ADF4193的16腳作為程序輸入，F(xiàn)PGA控制電路的輸出串口控制鎖相環(huán)芯片PLL1ADF4193和DDS AD9951，F(xiàn)PGA控制電路的輸出并口 D0-D7并行數(shù)據(jù)，連接到D/A轉(zhuǎn)換器的D0-D7 口，鎖相環(huán)芯片PLL1ADF4193的鑒相輸出2腳連接到環(huán)路濾波器，環(huán)路濾波器的輸出連接壓控振蕩器VCO中4個(gè)變?nèi)莨艿呢?fù)端，D/A轉(zhuǎn)換器的輸出連接運(yùn)算放大器，運(yùn)算放大器輸出連接壓控振蕩器VCO電路中的4個(gè)變?nèi)莨艿恼?；帶寬控制電路連接環(huán)路濾波器。[0005]本實(shí)用新型具有如下有益效果:[0006]1、本實(shí)用新型低噪聲快速切換頻率合成器，同時(shí)具有頻率轉(zhuǎn)換時(shí)間短和相位噪聲低的特點(diǎn)，能夠同時(shí)滿足超短波電臺(tái)高速跳頻和同車共址的要求。[0007]2、本實(shí)用新型頻率合成器轉(zhuǎn)換設(shè)計(jì)全頻段小于80uS，相位噪聲在頻偏離主頻5MHz處達(dá)到-170dBc/Hz。本實(shí)用新型可用于跳速大于600H/S的高速超短波跳頻電臺(tái)，
[0008]圖1為本實(shí)用新型低噪聲快速切換頻率合成器框圖；[0009]圖2為本實(shí)用新型低噪聲快速切換頻率合成器壓控振蕩器VCO原理框圖；[0010]圖3為本實(shí)用新型低噪聲快速切換頻率合成器DDS激勵(lì)鎖相環(huán)原理框圖；[0011]圖4為本實(shí)用新型低噪聲快速切換頻率合成器預(yù)置方法原理圖；[0012]圖5本實(shí)用新型低噪聲快速切換頻率合成器使用信號(hào)源測(cè)試儀5052B測(cè)量的頻率轉(zhuǎn)換測(cè)試圖；[0013]圖6本實(shí)用新型低噪聲快速切換頻率合成器相位噪聲測(cè)試圖。[0014]圖中，V1.第一變?nèi)莨?，V2.第二變?nèi)莨?，V3.第三變?nèi)莨?，V4.第四變?nèi)莨?，Cl.第一電容器，C2.第二電容器。
具體實(shí)施方式
[0015]下面結(jié)合具體實(shí)施方式
進(jìn)一步詳細(xì)說明本實(shí)用新型。[0016]本實(shí)用新型低噪聲快速切換頻率合成器，參見圖1，包括FPGA控制電路、帶寬控制電路、鎖相環(huán)芯片PLL1ADF4193、環(huán)路濾波器、壓控振蕩器VCO、DDS AD9951、溫補(bǔ)振蕩器、D0-D7并行數(shù)據(jù)、D/A轉(zhuǎn)換器、運(yùn)算放大器；溫補(bǔ)振蕩器輸出連接DDS AD9951的9腳作為時(shí)鐘輸入，連接DDS AD9951的21腳輸出連接到PLL1ADF4193的11腳作為參考輸入；壓控振蕩器VCO的輸出一路作為本振輸出，另一路輸入到PLL1ADF4193的16腳作為程序輸入，F(xiàn)PGA控制電路的輸出串口控制鎖相環(huán)芯片PLL1ADF4193和DDS AD9951，F(xiàn)PGA控制電路的輸出并口 D0-D7并行數(shù)據(jù)，連接到D/A轉(zhuǎn)換器的D0-D7 口，鎖相環(huán)芯片PLL1ADF4193的鑒相輸出2腳連接到環(huán)路濾波器，環(huán)路濾波器的輸出連接壓控振蕩器VCO中第一變?nèi)莨躒1、第二變?nèi)莨躒2、第三變?nèi)莨躒3、第四變?nèi)莨躒4的負(fù)端，D/A轉(zhuǎn)換器的輸出連接運(yùn)算放大器，運(yùn)算放大器輸出連接壓控振蕩器VCO電路中的第一變?nèi)莨躒l、第二變?nèi)莨躒2、第三變?nèi)莨躒3、第四變?nèi)莨躒4的正端；帶寬控制電路連接環(huán)路濾波器。[0017]壓控振蕩器VCO由場(chǎng)效應(yīng)管、電阻、電容和電感線圈等搭建而成，具有覆蓋寬、低相位噪聲和雙調(diào)諧的特點(diǎn)。參見圖2，本實(shí)用新型壓控振蕩器VCO設(shè)計(jì)為低噪聲雙調(diào)諧方式，采用第一變?nèi)莨躒1、第二變?nèi)莨躒2、第三變?nèi)莨躒3、第四變?nèi)莨躒4相當(dāng)于8個(gè)變?nèi)莨懿⒙?lián)，增多結(jié)電容，第一電容器Cl、第二電容器C2串聯(lián)隔滯，提高了頻率覆蓋范圍。細(xì)調(diào)電源來自于環(huán)路濾波器，預(yù)置電壓來自于D/A轉(zhuǎn)換器，是低噪聲的設(shè)計(jì)關(guān)鍵。[0018]在傳統(tǒng)的單一鎖相頻率合成器中，由于鎖相倍頻在鑒相頻率放大的同時(shí)，也將噪聲同樣放大，其相噪惡化程度為201ogN (N為程序分頻比)，因此其頻率分辨率越高，則參考頻率越低，環(huán)路進(jìn)入鎖定的暫態(tài)時(shí)間就越長(zhǎng)，相位噪聲越大。所以，傳統(tǒng)的單環(huán)PLL頻率合成器是無法實(shí)現(xiàn)同時(shí)實(shí)現(xiàn)較高的頻率分辨率的和快速鎖定。本實(shí)用新型合成器采用DDS激勵(lì)鎖相環(huán)的方法，參見圖3，9.6MHz晶體振蕩器輸出經(jīng)過帶通濾波器BPF濾波后激勵(lì)DDSAD9951，DDS AD9951輸出作為鎖相環(huán)PLL1ADF4193參考輸入，+R電路和鑒相器H)在鎖相環(huán)PLL1ADF4193內(nèi)部，這樣實(shí)現(xiàn)了鑒相頻率遠(yuǎn)高于頻率分辨率的目的，有利于降低相位噪聲、加快鎖定等優(yōu)點(diǎn)。[0019]頻率算法如下:[0020]頻率合成器的輸出頻率為:K[0021]Zo = Mfims=Mx^rfl.[0022]式中:N為DDS總的頻率字長(zhǎng)；K為所選的頻率字。[0023]因此，這種方案的頻率分辨率為:M「0024! /XT = - TL 」jy J T Z[0025]由此可見，DDS與PLL結(jié)合的設(shè)計(jì)方案頻率分辨率遠(yuǎn)遠(yuǎn)優(yōu)于PLL，而輸出頻率較DDS則增加了 M倍，較之單一的PLL或DDS有較好的性能。[0026]盡管采用DDS后可以大幅提高鑒相頻率，縮短鎖定時(shí)間，但對(duì)于幾十μ S的指標(biāo)要求，還必須采用其它的輔助加速鎖定措施，本技術(shù)采用頻率預(yù)置法和變環(huán)路帶寬法。[0027]頻率合成器的頻率轉(zhuǎn)換過程，分為頻率捕獲和相位跟蹤兩個(gè)階段。頻率捕獲時(shí)間和初始頻差有關(guān)，相位跟蹤時(shí)間則由環(huán)路參數(shù)決定。一般情況下，頻率捕獲時(shí)間遠(yuǎn)遠(yuǎn)大于相位跟蹤時(shí)間。預(yù)置方法就是采用外部指令信號(hào)控制產(chǎn)生一個(gè)粗調(diào)電壓，使壓控振蕩器VCO粗調(diào)到所需頻率附近，從而縮短頻率鎖定時(shí)間。粗調(diào)電壓的數(shù)據(jù)越精確，在跳頻模式時(shí)就可以保證環(huán)路電壓越是穩(wěn)定，有利于縮短環(huán)路的鎖定時(shí)間。[0028]參見圖4，D/A轉(zhuǎn)換器輸出電壓經(jīng)帶通濾波器BPF濾波后作為預(yù)置電壓家在壓控振蕩器VCO變?nèi)莨苷?，預(yù)置調(diào)諧將鎖相環(huán)調(diào)諧鎖定定電壓附近，鑒相器輸出經(jīng)環(huán)路LPF濾波后加在壓控振蕩器VCO變?nèi)莨茇?fù)端，環(huán)路調(diào)諧電壓變化范圍很小，達(dá)到縮短鎖定時(shí)間的目的，壓控振蕩器VCO輸出一路作為本振fvco，另一路進(jìn)程序分頻器+N，+N分頻器在鎖相環(huán) PLL1ADF4193 內(nèi)部。[0029]本實(shí)用新型預(yù)置方法通過動(dòng)態(tài)地改變決定環(huán)路帶寬的相關(guān)參數(shù)來達(dá)到降低跳頻時(shí)間的目的，當(dāng)處于失鎖狀態(tài)時(shí)，通過控制電路將環(huán)路帶寬變寬，鎖定時(shí)將環(huán)路帶寬變窄。即變環(huán)路帶寬法。[0030]本實(shí)用新型低噪聲快速轉(zhuǎn)換頻率合成器采用DDS與PLL結(jié)合的設(shè)計(jì)方案，寬覆蓋雙調(diào)諧低噪聲壓控振蕩器，同時(shí)采用了頻率預(yù)置和變環(huán)路帶寬等多種快速鎖定措施設(shè)計(jì)的頻率合成器，具有轉(zhuǎn)換時(shí)間快，同時(shí)能夠保證了良好的相位噪聲指標(biāo)，能夠滿足超短波電臺(tái)的應(yīng)用要求。[0031]本實(shí)用新型低噪聲 快速切換頻率合成器采用FPGA為控制芯片，對(duì)DDS芯片、集成PLL芯片及D/A轉(zhuǎn)換器及變帶寬電路進(jìn)行控制。高穩(wěn)定度溫補(bǔ)振蕩器輸入到DDS產(chǎn)生一個(gè)的高穩(wěn)定低頻率fDDS，經(jīng)鎖相環(huán)電路R次分頻后得到鎖相環(huán)路的參考鑒相頻率fd。壓控振蕩器VCO的輸出經(jīng)N次分頻后得到fN，與fd在鑒相器中進(jìn)行相位比較后產(chǎn)生一個(gè)直流控制電壓，送入環(huán)路濾波器，得到壓控振蕩器VCO控制電壓。環(huán)路鎖定時(shí)，壓控振蕩器輸出頻率f。=Nfd = NfDDS/R。改變DDS輸出頻率fd，就可以改變輸出頻率。[0032]DDS采用AD公司的低功耗芯片AD9951。AD9951最高工作時(shí)鐘為400MHz，采用了先進(jìn)的CMOS技術(shù)。它結(jié)合一個(gè)片內(nèi)高速、高性能DAC和比較器構(gòu)成一個(gè)完全數(shù)字控制可編程頻率合成器，并具有時(shí)鐘產(chǎn)生功能。系統(tǒng)內(nèi)部用32bits相位累加器，在數(shù)據(jù)進(jìn)入正弦查找表之間被截短成19bits,最后由內(nèi)部集成的14bits DAC產(chǎn)生模擬信號(hào)輸出。采用了 5bits字控制相位，允許輸出相位以180°、90°、45°、22.5° >11.25°及其任意組合的增量改變。內(nèi)部高速比較器能接受DAC輸出，以產(chǎn)生一個(gè)低抖動(dòng)的方波，這樣使AD9951用作時(shí)鐘發(fā)生器時(shí)變得非常方便。通過外部的一個(gè)可調(diào)電阻，輸出電流的幅度可調(diào)節(jié)成10-20mA，輸出電壓可達(dá)+ IV。同時(shí)，AD9951采用48腳表面封裝形式封裝，支持SPI兼容串口的操作，所有的寄存器可以通過并行I/O 口寫入，也可以通過串口寫入，如:定頻、捷變跳頻等，這就滿足了不同設(shè)計(jì)的要求。頻率調(diào)諧、相位調(diào)節(jié)字可以以串行方式送入芯片內(nèi)部。采用串行輸入方式時(shí)只需4根控制接口線，即復(fù)位線、頻率更新線、時(shí)鐘線和數(shù)據(jù)線。[0033]PLL芯片采用具有快速鎖定和小數(shù)-N分頻功能的ADF4193。ADF4193的輸出相位具有數(shù)字可編程功能，在工作頻率為2GHz時(shí)，輸出信號(hào)相位誤差為0.5° rms，相位噪聲系數(shù)基底為-216dBc/Hz，具有3線串行接口，同時(shí)片內(nèi)具有低噪聲差動(dòng)放大器。內(nèi)部包括了一個(gè)低噪聲的數(shù)字鑒頻鑒相器PFD和一個(gè)精確的差動(dòng)充電泵。差動(dòng)放大器將差動(dòng)充電泵輸出轉(zhuǎn)換成一個(gè)單端電壓輸出，提供給外部的壓控振蕩器VC0。基于Σ - Λ的小數(shù)分頻器允許可編程的小數(shù)-N分頻和4位參考計(jì)數(shù)器(R)。ADF4193小數(shù)-N鎖相環(huán)與外部的環(huán)路濾波器和壓控振蕩器可以實(shí)現(xiàn)一個(gè)完整的鎖相環(huán)路。[0034]該實(shí)施例可實(shí)現(xiàn)的主要技術(shù)指標(biāo):[0035] 頻率范圍 I9OMHz M8MHz ；[0036] 頻率間隔:25kHz ；[0037] 輸出幅度5dBm (50Ω 負(fù)載)；[0038] 相位噪聲:-100dBc/Hz@lkHz ；[0039]-165dBc/Hzi3MHz ；[0040] 頻率切換時(shí)間:彡80uS ；[0041]圖5為使用信號(hào)源測(cè)試儀5052B測(cè)量的頻率轉(zhuǎn)換測(cè)試圖，可以看出轉(zhuǎn)換時(shí)間達(dá)到了 SOuS得技術(shù)要求，相位噪聲測(cè)試情況參見圖6，測(cè)試為200MHz的頻譜，可以看出，雜散點(diǎn)較少，雜散電平很低。相位噪聲很低。[0042]本實(shí)用新型低噪聲快速切換頻率合成器設(shè)計(jì)技術(shù)可根據(jù)應(yīng)用需要擴(kuò)展到其它頻段。[0043]《寬帶頻率捷變鎖相環(huán)設(shè)計(jì)》(中國(guó)電子科學(xué)研究院學(xué)報(bào)第2期2008年4月)中公開的鎖定時(shí)間達(dá)到10uS，但采用的是間接測(cè)試方法，頻譜質(zhì)量較差；《超短波跳頻電臺(tái)頻率合成器設(shè)計(jì)》(2007年第4期廣西通信 技術(shù))中報(bào)道相位噪聲較低，轉(zhuǎn)換時(shí)間小于150uS，但僅用了小數(shù)分頻技術(shù)，與本實(shí)用專利所使用方法不同，指標(biāo)也低很多。本實(shí)用新型低噪聲快速切換頻率合成器，同時(shí)具有頻率轉(zhuǎn)換時(shí)間短和相位噪聲低的特點(diǎn)，能夠同時(shí)滿足超短波電臺(tái)高速跳頻和同車共址的要求。[0044]本實(shí)用新型頻率合成器轉(zhuǎn)換設(shè)計(jì)全頻段小于80uS,相位噪聲在頻偏離主頻5MHz處達(dá)到-170dBc/Hz，可用于跳速大于600H/S的高速超短波跳頻電臺(tái)。
權(quán)利要求1.一種低噪聲快速切換頻率合成器，其特征在于:一種低噪聲快速切換頻率合成器，包括FPGA控制電路、帶寬控制電路、鎖相環(huán)芯片PLL1ADF4193、環(huán)路濾波器、壓控振蕩器VCO, DDS AD9951、溫補(bǔ)振蕩器、D0-D7并行數(shù)據(jù)、D/A轉(zhuǎn)換器、運(yùn)算放大器；溫補(bǔ)振蕩器輸出連接DDSAD9951的9腳作為時(shí)鐘輸入，連接DDS AD9951的21腳輸出連接到PLL1ADF4193的11腳作為參考輸入；壓控振蕩器VCO的輸出一路作為本振輸出，另一路輸入到PLL1ADF4193的16腳作為程序輸入，F(xiàn)PGA控制電路的輸出串口控制鎖相環(huán)芯片PLL1ADF4193和DDSAD9951，F(xiàn)PGA控制電路的輸出并口 D0-D7并行數(shù)據(jù)，連接到D/A轉(zhuǎn)換器的D0-D7 口，鎖相環(huán)芯片PLL1ADF4193的鑒相輸出2腳連接到環(huán)路濾波器，環(huán)路濾波器的輸出連接壓控振蕩器VCO中4個(gè)變?nèi)莨艿呢?fù)端，D/A轉(zhuǎn)換器的輸出連接運(yùn)算放大器，運(yùn)算放大器輸出連接壓控振蕩器VCO電路中的4個(gè)變?nèi)莨艿恼?；帶寬控制電路連接環(huán)路濾波器。
專利摘要一種低噪聲快速切換頻率合成器，包括FPGA控制電路、帶寬控制電路、鎖相環(huán)芯片PLL1ADF4193、環(huán)路濾波器、壓控振蕩器VCO、DDSAD9951、溫補(bǔ)振蕩器、D0-D7并行數(shù)據(jù)、D/A轉(zhuǎn)換器、運(yùn)算放大器；本實(shí)用新型低噪聲快速切換頻率合成器，同時(shí)具有頻率轉(zhuǎn)換時(shí)間短和相位噪聲低的特點(diǎn)，能夠同時(shí)滿足超短波電臺(tái)高速跳頻和同車共址的要求。本實(shí)用新型頻率合成器轉(zhuǎn)換設(shè)計(jì)全頻段小于80uS，相位噪聲在頻偏離主頻5MHz處達(dá)到-170dBc/Hz；本實(shí)用新型可用于跳速大于600H/S的高速超短波跳頻電臺(tái)。
文檔編號(hào)H03L7/18GK202998066SQ20122072354
公開日2013年6月12日 申請(qǐng)日期2012年12月25日 優(yōu)先權(quán)日2012年12月25日
發(fā)明者李關(guān)策, 高立俊, 劉少平, 謝謝, 劉俊, 馬春麗 申請(qǐng)人:陜西烽火電子股份有限公司