專利名稱：一種輸出功率可調(diào)節(jié)的射頻功率放大器電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種射頻集成電路，具體是一種片上集成的輸出功率可調(diào)節(jié)的射頻功率放大器電路。
背景技術(shù)：
在短短的幾年時(shí)間里，短距離無線通信技術(shù)得到了巨大的發(fā)展。基于藍(lán)牙、Zigbee、UWB等各種無線通信協(xié)議以及自定義協(xié)議的芯片層出不窮，且應(yīng)用價(jià)格越來越低。這一切全都依賴于射頻集成電路技術(shù)的逐步成熟。傳統(tǒng)的生產(chǎn)射頻芯片的工藝主要是以GaAs, InP等特殊工藝為主，但是隨著CMOS工藝特征尺寸的減小，其截止頻率增加，如65nmCMOS工藝的特征頻率可達(dá)150GHz，接近GaAs工藝水平。且CMOS制造工藝已經(jīng)很成熟，其 制造成本遠(yuǎn)低于GaAs、InP等特殊工藝。同時(shí)，目前數(shù)字集成電路基本由CMOS工藝實(shí)現(xiàn)，這樣基于CMOS的射頻電路可與數(shù)字電路集成于同一芯片上。目前基于CMOS工藝的大規(guī)模量 產(chǎn)射頻IC仍多集中于IOGHz以下頻率，應(yīng)用在對性能要求不高的場合，如環(huán)境噪聲較小的短距離、低數(shù)據(jù)率收發(fā)器。采用CMOS工藝實(shí)現(xiàn)短距離無線收發(fā)芯片的技術(shù)目前已經(jīng)比較成熟，短距離無線收發(fā)芯片已經(jīng)廣泛地應(yīng)用在無線鼠標(biāo)、無線遙控、無線數(shù)傳、以及其他無線網(wǎng)絡(luò)系統(tǒng)中。在市場上，已經(jīng)出現(xiàn)了多款產(chǎn)品，無線收發(fā)芯片的競爭日趨激烈。如何縮減芯片面積，節(jié)省成本，降低功耗，已經(jīng)成為短距離無線收發(fā)芯片設(shè)計(jì)的焦點(diǎn)。射頻功率放大器工作于無線收發(fā)芯片內(nèi)部的發(fā)射鏈路中，用于將有用信號進(jìn)行放大，并通過天線發(fā)射出去。采用CMOS工藝設(shè)計(jì)射頻功率放大器技術(shù)已經(jīng)比較成熟。功率放大器的設(shè)計(jì)通常要求其輸出功率可以調(diào)節(jié)以滿足不同場合的應(yīng)用，在通信距離較遠(yuǎn)時(shí)，增加發(fā)射功率，當(dāng)通信距離較近時(shí)，減小發(fā)射功率，從而節(jié)省功耗。
發(fā)明內(nèi)容本實(shí)用新型提出了一種輸出功率可調(diào)節(jié)的射頻功率放大器電路，該功率放大器電路有8種輸出功率，以適應(yīng)不同的應(yīng)用場景。該功率放大器電路可用于短距離無線收發(fā)器芯片中。按照本實(shí)用新型提供的技術(shù)方案，一種輸出功率可調(diào)節(jié)的射頻功率放大器電路包括一個(gè)偏置電路、一個(gè)驅(qū)動(dòng)級電路和一個(gè)輸出級電路；所述偏置電路的輸出端連接驅(qū)動(dòng)級電路，為驅(qū)動(dòng)級電路提供偏置電壓，驅(qū)動(dòng)級電路采用全差分放大器電路結(jié)構(gòu)，驅(qū)動(dòng)級電路的輸出端連接輸出級電路，輸出級電路采用偽差分放大器結(jié)構(gòu)，輸出級電路的匹配電路采用片外匹配形式，輸出級電路內(nèi)部有控制開關(guān)，切換輸出級電路的兩種功率輸出，輸出級電路輸出大功率給負(fù)載電路。所述的偏置電路結(jié)構(gòu)包括第七PMOS管的源端接電源，第七PMOS管的柵端和漏端連接在一起，并連接系統(tǒng)提供的電流基準(zhǔn)的一端，電流基準(zhǔn)的另一端接地；第七PMOS管柵端分別連接第七一 PMOS管柵端、第七三PMOS管柵端、第七五PMOS管柵端和第七七PMOS管柵端，為第七一 PMOS管、第七三PMOS管、第七五PMOS管和第七七PMOS管提供偏置電壓 ’第七一 PMOS管、第七三PMOS管、第七五PMOS管和第七七PMOS管的源端均接電源，第七一 PMOS管的漏端連接第七二 PMOS管的源端；第七三PMOS管的漏端連接第七四PMOS管的源端，第七五PMOS管的漏端連接第七六PMOS管的源端，第七七PMOS管的漏端連接第七八PMOS管的源端；第七二 PMOS管的柵端連接第三控制信號，第七四PMOS管的柵端連接第二控制信號，第七六PMOS管的柵端連接第一控制信號，第七八PMOS管的柵端連接第零控制信號，第七二PMOS管漏端、第七四PMOS管漏端、第七六PMOS管漏端、第七八PMOS管漏端、第六NMOS管的漏端和柵端連接在一起，第六NMOS管漏端接收第七二 PMOS管、第七四PMOS管、第七六PMOS管、第七八PMOS管的漏端電流，第六NMOS管的柵端和漏端相連生成一個(gè)偏置電壓輸出，第六NMOS管源端接地。所述的驅(qū)動(dòng)級電路結(jié)構(gòu)包括第五匪OS管為全差分放大器的尾電流源，第五NMOS管柵端連接偏置電路的輸出，第五NMOS管源端接地，第五NMOS管漏端連接第一輸入NMOS管和第二輸入NMOS管的源端，提供偏置電流，第一輸入NMOS管和第二輸入NMOS管源端連接在一起，第一輸入NMOS管柵端通過第一電阻連接第一偏置電壓，并通過第三電容連接第一輸入信號，第一電阻和第三電容組成一個(gè)交流稱合電路；第二輸入NMOS管柵端通過第二 電阻連接第一偏置電壓，并通過第四電容連接第二輸入信號，第二電阻和第四電容組成一個(gè)交流耦合電路；第一輸入NMOS管漏端連接第三NMOS管的源端，第二輸入NMOS管漏端連接第四NMOS管的源端，第三NMOS管柵端和第四NMOS管柵端連接電源；第三NMOS管的漏端是驅(qū)動(dòng)級電路的一個(gè)輸出端，它連接負(fù)載電路，同時(shí)輸出信號給輸出級電路的一個(gè)輸入端；第四NMOS管漏端是驅(qū)動(dòng)級電路的另一個(gè)輸出端，它連接負(fù)載電路，同時(shí)輸出信號給輸出級電路的另一個(gè)輸入端；第一電感和第一電容的并聯(lián)電路一端連接電源，另一端連接第三NMOS管的漏端，第二電感和第二電容的并聯(lián)電路一端連接電源，另一端連接第四NMOS管的漏端。所述第一電感、第二電感采用片上螺旋電感，集成在芯片內(nèi)部。所述的輸出級電路由兩個(gè)子輸出級電路并聯(lián)構(gòu)成的，由控制開關(guān)控制兩個(gè)子輸出級的導(dǎo)通與關(guān)斷，從而實(shí)現(xiàn)兩檔功率輸出，電路結(jié)構(gòu)為第一子輸出級電路包括第一一輸入NMOS管和第一二輸入NMOS管構(gòu)成輸入端，第一一輸入NMOS管柵端通過第三電阻連接第二偏置電壓，并通過第五隔直電容連接驅(qū)動(dòng)電路的輸出，第三電阻和第五隔直電容構(gòu)成一個(gè)交流耦合電路；第一一輸入NMOS管漏端連接第二一 NMOS管的源端，第二一 NMOS管柵端接第四控制信號，第二一 NMOS管漏端即為輸出級電路的一個(gè)輸出端；第一二輸入NMOS管柵端通過第四電阻連接第二偏置電壓，并通過第六隔直電容連接驅(qū)動(dòng)電路的輸出，第四電阻和第六隔直電容構(gòu)成一個(gè)交流耦合電路；第一二輸入NMOS管漏端連接第二二NMOS管的源端，第二二 NMOS管柵端接第四控制信號，第二二 NMOS管漏端即為輸出級電路的另一個(gè)輸出端；第一一輸入NMOS管源端、第一二輸入NMOS管源端接地；第四控制信號控制第二一 NMOS管和第二二 NMOS管的導(dǎo)通與關(guān)斷，即控制第一子輸出級電路的導(dǎo)通與關(guān)斷；第二子輸出級電路的結(jié)構(gòu)與第一子輸出級電路相同，由第五控制信號控制其導(dǎo)通與關(guān)斷；兩個(gè)子輸出級電路是并聯(lián)的關(guān)系，它們的輸入端相應(yīng)地連接在一起，它們的輸出端相應(yīng)地連接在一起。 所述偏置電路和驅(qū)動(dòng)級電路公用一個(gè)電源和地，所述輸出級電路單獨(dú)用一個(gè)地，輸出級電路連接芯片外部的電源。[0012]本實(shí)用新型的優(yōu)點(diǎn)是偏置電路提供四種不同的偏置電壓，使得驅(qū)動(dòng)級電路輸出四種不同幅度的驅(qū)動(dòng)信號，進(jìn)而驅(qū)動(dòng)輸出級電路，輸出級電路又有兩種輸出能力，所以該功率放大器電路共有八種輸出功率，以適應(yīng)不同的應(yīng)用場景。

圖I顯示了本實(shí)用新型提出的輸出功率可調(diào)節(jié)的射頻功率放大器電路原理圖。
具體實(shí)施方式

以下結(jié)合附圖和實(shí)施例對本實(shí)用新型作進(jìn)一步說明。本實(shí)用新型提出的輸出功率可調(diào)節(jié)的功率放大器電路，如圖I所示，包括一個(gè)偏置電路21、一個(gè)驅(qū)動(dòng)級電路22、一個(gè)輸出級電路23。所述偏置電路21的輸出端連接驅(qū)動(dòng)級電路22，為驅(qū)動(dòng)級電路22提供偏置電壓，驅(qū)動(dòng)級電路22采用全差分放大器電路結(jié)構(gòu)，驅(qū)動(dòng)級電路22的輸出端連接輸出級電路23，輸出級電路23內(nèi)部有控制開關(guān)，切換輸出級電路 23的兩種功率輸出，輸出級電路23輸出大功率給負(fù)載電路。該功率放大器電路通過內(nèi)部開關(guān)控制偏置電路21產(chǎn)生4種不同的偏置電壓，使得驅(qū)動(dòng)級電路22輸出四種不同幅度的驅(qū)動(dòng)信號，該驅(qū)動(dòng)信號驅(qū)動(dòng)輸出級電路23，輸出級電路23由內(nèi)部開關(guān)控制，可以配置為兩種輸出能力，從而使得總體電路有8種輸出功率。具體的，偏置電路21為驅(qū)動(dòng)級電路22提供偏置電壓，其偏置電壓的大小分4檔可調(diào)節(jié)，使得驅(qū)動(dòng)級電路22偏置在4種不同的工作狀態(tài)，相應(yīng)地有4種不同幅度的輸出。驅(qū)動(dòng)級電路22采用經(jīng)典的全差分放大器電路結(jié)構(gòu)，將輸入信號做進(jìn)一步的放大輸出，驅(qū)動(dòng)輸出級電路23輸出大的功率給負(fù)載電路。它同時(shí)將輸出級與輸入信號隔尚，減小前后級電路之間的串?dāng)_。輸出級電路23采用偽差分放大器結(jié)構(gòu)，提高輸出級的效率。輸出級的匹配電路采用片外匹配形式。輸出級電路23內(nèi)部有控制開關(guān)，使得輸出級電路23有兩種功率輸出能力。所述的偏置電路21其結(jié)構(gòu)簡潔，構(gòu)成如下PM0S管M7的源端接電源VDD，PMOS管M7的柵端和漏端連接在一起，并連接系統(tǒng)提供的電流基準(zhǔn)Ikef的一端，PMOS管M7為其它電流源PMOS管M71, M73, M75，M77提供偏置電壓。電流基準(zhǔn)Ikef的另一端接地GND115 PMOS管Mn的源端接電源VDD，柵端連接PMOS管M7的柵端，漏端連接PMOS管M72的源端。PMOS管M72的柵端由控制信號P3控制，其漏端連接NMOS管M6的漏端和柵端，同時(shí)還連接PMOS管M74,M76,M78的漏端。PMOS管M73的源端接電源VDD，柵端連接PMOS管M7的柵端，漏端連接PMOS管M74的源端。PMOS管M74的柵端由控制信號P2控制，其漏端連接NMOS管M6的漏端和柵端，同時(shí)還連接PMOS管M72, M76, M78的漏端。PMOS管M75的源端接電源VDD，柵端連接PMOS管M7的柵端，漏端連接PMOS管M76的源端。PMOS管M76的柵端由控制信號P1控制，其漏端連接NMOS管M6的漏端和柵端，同時(shí)還連接PMOS管M72,M74,M78的漏端。PMOS管M77的源端接電源VDD，柵端連接PMOS管M7的柵端，漏端連接PMOS管M78的源端。PMOS管M78的柵端由控制信號Ptl控制，其漏端連接NMOS管M6的漏端和柵端，同時(shí)還連接PMOS管M72, M74, M76的漏端。NMOS管M6漏端和PMOS管M72, M74, M76, M78的漏端相連，接收這四條支路的電流，M6的柵端和漏端相連生成一個(gè)偏置電壓輸出，去偏置驅(qū)動(dòng)級電路22中的電流源，即匪05管仏的柵端。M6的源端接地GND115四條電流源支路分別由控制信號PO，PI, P2，P3控制，這四個(gè)控制信號依次使得PMOS管M78, M76, M74, M72導(dǎo)通，使得流過NMOS管M6的電流依次增加，即輸出四種不同的偏置電壓，從而使得驅(qū)動(dòng)級電路22有四種不同的驅(qū)動(dòng)能力，相應(yīng)地產(chǎn)生四種不同的輸出幅度。所述的驅(qū)動(dòng)級電路22采用傳統(tǒng)的全差分放大器結(jié)構(gòu)，以減小共模信號對地GND1的干擾，其結(jié)構(gòu)如下=NMOS管M5為全差分放大器的尾電流源，其柵端連接偏置電路21中NMOS管M6的柵端和漏端。M5的源端接地GND1, M5的漏端連接兩個(gè)輸入NMOS管M1, M2的源端，為兩個(gè)輸入管提供偏置電流。輸入管M1和M2的源端連接在一起，并連接M5的漏端。其中M1的柵端連接電阻R1
和電容C3,電容C3的另一端連接輸入信號VIN，電阻R1的另一端連接偏置電壓VB1。即偏置電壓Vbi通過電阻R1為輸入管M1提供直流偏置電壓,輸入信號Vin經(jīng)過電容C3向輸入管M1輸入信號。R1和C3組成一個(gè)交流耦合電路。其中M2的柵端連接電阻R2和電容C4，電容C4的另一端連接輸入信號VIP，電阻R2的另一端連接偏置電壓VB1。即偏置電壓Vbi通過電阻R2為輸入管M2提供直流偏置電壓,輸入信號Vip經(jīng)過電容C4向輸入管M2輸入信號。R2和C4組成一個(gè)交流耦合電路。輸入NMOS管M1的漏端連接NMOS管M3的源端，M3的柵端連接電源VDD，M3的漏端是驅(qū)動(dòng)級電路的一個(gè)輸出端，它連接負(fù)載電路，同時(shí)輸出信號給輸出級的一端。輸入管M1和M3構(gòu)成共源共柵輸入級，增加了輸出信號到輸入信號之間的隔離。輸入NMOS管M2的漏端連接NMOS管M4的源端，M4的柵端連接電源VDD，M4的漏端是驅(qū)動(dòng)級電路的另一個(gè)輸出端，它連接負(fù)載電路，同時(shí)輸出信號給輸出級的另一端。輸入管M2和M4構(gòu)成共源共柵輸入級，增加了輸出信號到輸入信號之間的隔離。電感L1和電容C1的兩端分別連接在一起，形成一個(gè)負(fù)載電路，其中一端連接電源Vdd,另一端連接M3的漏端，還連接隔直電容C6的一端，將輸出信號經(jīng)C6送到輸出級23。電感L2和電容C2的兩端分別連接在一起，形成另一個(gè)負(fù)載電路，其中一端連接電源VDD，另一端連接M4的漏端，還連接隔直電容C5的一端，將輸出信號經(jīng)C5送到輸出級23。驅(qū)動(dòng)級采用電感做負(fù)載抵消各種寄生電容的影響，提高驅(qū)動(dòng)級的增益。電感LI，L2采用片上螺旋電感實(shí)現(xiàn)，集成在芯片內(nèi)部。所述的輸出級電路23采用偽差分放大器結(jié)構(gòu)，提高輸出級的效率。輸出級電路23內(nèi)部有控制開關(guān)，使得輸出級電路有兩檔功率輸出能力，即其內(nèi)部是由兩個(gè)子輸出級電路并聯(lián)構(gòu)成的，由開關(guān)控制兩個(gè)子輸出級的導(dǎo)通與關(guān)斷從而實(shí)現(xiàn)兩檔輸出能力。其特征結(jié)構(gòu)如下輸入NMOS管M11, M12構(gòu)成第一個(gè)子輸出級的輸入端。其中M11的柵端連接電阻R3的一端和電容C5的一端，電容R3的另一端連接偏置電壓νΒ2，電容C5的另一端連接驅(qū)動(dòng)電路22的輸出端，即和M4的漏端相連。偏置電壓Vb2經(jīng)過電阻R3為輸入管M11的柵端提供偏置電壓，電容C5隔斷驅(qū)動(dòng)級輸出的直流信號，并讓交流信號通過進(jìn)入到輸出級的輸入端。電阻R3和電容C5構(gòu)成一個(gè)交流耦合電路。M11的源端接地GND2,M11的漏端連接NMOS管M21的源端，M21的柵端接控制信號P4，M21的漏端即為輸出級的一個(gè)輸出端I。M11與M21構(gòu)成一個(gè)共源共柵結(jié)構(gòu),增加了輸出信號與輸入信號之間的隔離度。其中M12的柵端連接電阻R4的一端和電容C6的一端，電容R4的另一端連接偏置電壓VB2,電容C6的另一端連接驅(qū)動(dòng)電路22的輸出端，即和M3的漏端相連。偏置電壓Vb2經(jīng)過電阻R4為輸入管M12的柵端提供偏置電壓，電容C6隔斷驅(qū)動(dòng)級輸出的直流信號，并讓交流信號通過進(jìn)入到輸出級的輸入端。電阻R4和電容C6構(gòu)成一個(gè)交流耦合電路。M12的源端接地GND2, M12的漏端連接NMOS管M22的源端，M22的柵端接控制信號P4，M22的漏端即為輸出級的一個(gè)輸出端V, M12與M22構(gòu)成一 個(gè)共源共柵結(jié)構(gòu),增加了輸出信號與輸入信號之間的隔離度?？刂菩盘朠4控制共柵管子M21, M22的柵端，通過控制這兩個(gè)管子的導(dǎo)通與關(guān)斷，即可以控制該子輸級電路的導(dǎo)通與關(guān)斷。輸入NMOS管M13, M14構(gòu)成第二個(gè)子輸出級的輸入端。其中M13的柵端同樣連接電阻R3的一端和電容C5的一端，以及NMOS管Mll的柵端。偏置電壓Vb2同樣經(jīng)過電阻R3為輸入管M13的柵端提供偏置電壓，電容C5隔斷驅(qū)動(dòng)級輸出的直流信號，并讓交流信號通過進(jìn)入到輸出級的輸入端。M13的源端接地GND2, M13的漏端連接NMOS管M23的源端，M23的柵端接控制信號P5，M23的漏端即為輸出級的一個(gè)輸出端，同樣連接到輸出端M13與M23構(gòu)成一個(gè)共源共柵結(jié)構(gòu)，增加了輸出信號與輸入信號之間的隔離度。其中M14的柵端同樣連接電阻R4的一端和電容C6的一端，以及NMOS管M12的柵端。偏置電壓Vb2通過電阻R4為輸入管M14的柵端提供偏置電壓，電容C6隔斷驅(qū)動(dòng)級輸出的直流信號，并讓交流信號通過進(jìn)入到輸出級的輸入端。M14的源端接地GND2, M14的漏端連接NMOS管M24的源端，M24的柵端接控制信號P5，M24的漏端即為輸出級的一個(gè)輸出端，同樣連接到輸出端V, M14與M24構(gòu)成一個(gè)共源共柵結(jié)構(gòu)，增加了輸出信號與輸入信號之間的隔離度?？刂菩盘朠5控制共柵管子M23, M24的柵端，通過控制這兩個(gè)管子的導(dǎo)通與關(guān)斷，即可以控制該第二子輸級電路的導(dǎo)通與關(guān)斷。兩個(gè)子輸出級電路是并聯(lián)的關(guān)系，它們的輸入端相應(yīng)地連接在一起，它們的輸出端同樣相應(yīng)地連接在一起，通過控制信號P4，P5控制兩個(gè)子輸出級電路的導(dǎo)通與關(guān)斷，形成兩檔輸出能力。偏置電路21和驅(qū)動(dòng)級電路22公用一個(gè)電源Vdd和地GND1,輸出級電路23單獨(dú)用一個(gè)地GND2，輸出級電路23的電源由芯片外部提供。綜上所述，本實(shí)用新型的驅(qū)動(dòng)級電路21采用傳統(tǒng)的帶有尾電流源的全差分放大器結(jié)構(gòu)，工作在A類放大器模式，尾電流源M5的存在減小了驅(qū)動(dòng)級的共模增益。尾電流源M5的偏置電壓由偏置電路21提供，偏置電路21內(nèi)部有四個(gè)控制信號，PO, PI, P2, P3，它們控制著輸出偏置電壓的大小，使得偏置電壓有四種不同幅度的輸出，從而使得驅(qū)動(dòng)級22輸出四種不同幅度的驅(qū)動(dòng)信號。驅(qū)動(dòng)級的負(fù)載采用電感電容諧振網(wǎng)絡(luò)形式，增加驅(qū)動(dòng)級的增益，節(jié)省功耗。驅(qū)動(dòng)級的輸入采用共源共柵結(jié)構(gòu)，減小輸出信號對輸入信號的干擾，增加隔離度。輸出級電路23工作在AB類放大器工作模式，以提高效率。輸出級由兩個(gè)子輸出級并聯(lián)而成，使得輸出功率可以兩檔可調(diào)。兩個(gè)子輸出級分別采用共源共柵結(jié)構(gòu)，共源共柵結(jié)構(gòu)增加輸出信號與輸入信號之間的隔離，同時(shí)可以通過控制共柵極的導(dǎo)通與關(guān)斷實(shí)現(xiàn)該子輸出級電路的導(dǎo)通與關(guān)斷。兩個(gè)子輸出級電路并聯(lián)連接，分別由控制信號P4和P5控制其導(dǎo)通與關(guān)斷。輸出級電路與驅(qū)動(dòng)級電路采用分開的地線連接，減少兩級之間的串?dāng)_，增加電路的穩(wěn)定性。輸出級電路的負(fù)載匹配電路采用片外元件實(shí)現(xiàn) 。
權(quán)利要求1.一種輸出功率可調(diào)節(jié)的射頻功率放大器電路，其特征是包括一個(gè)偏置電路(21)、一個(gè)驅(qū)動(dòng)級電路(22)和一個(gè)輸出級電路(23);所述偏置電路(21)的輸出端連接驅(qū)動(dòng)級電路(22)，為驅(qū)動(dòng)級電路(22)提供偏置電壓，驅(qū)動(dòng)級電路(22)采用全差分放大器電路結(jié)構(gòu)，驅(qū)動(dòng)級電路(22 )的輸出端連接輸出級電路(23 )，輸出級電路(23 )采用偽差分放大器結(jié)構(gòu)，輸出級電路(23)的匹配電路采用片外匹配形式，輸出級電路(23)內(nèi)部有控制開關(guān)，切換輸出級電路(23)的兩種功率輸出，輸出級電路(23)輸出大功率給負(fù)載電路。
2.如權(quán)利要求I所述的一種輸出功率可調(diào)節(jié)的射頻功率放大器電路，其特征在于，所述的偏置電路(21)結(jié)構(gòu)包括第七PMOS管(M7)的源端接電源(VDD)，第七PMOS管(M7)的柵端和漏端連接在一起，并連接系統(tǒng)提供的電流基準(zhǔn)(Ikef)的一端，電流基準(zhǔn)(Ikef)的另一端接地；第七PMOS管(M7)柵端分別連接第七一 PMOS管(M71)柵端、第七三PMOS管(M73)柵端、第七五PMOS管(M75)柵端和第七七PMOS管(M77)柵端，為第七一 PMOS管(M71 )、第七三PMOS管(M73)、第七五PMOS管(M75)和第七七PMOS管(M77)提供偏置電壓；第七一 PMOS管(M71)、第七三PMOS管(M73)、第七五PMOS管(M75)和第七七PMOS管(M77)的源端均接電源(VDD)，第七一PMOS管(M71)的漏端連接第七二 PMOS管(M72)的源端；第七三PMOS管(M73)的漏端連接第七四PMOS管(M74)的源端，第七五PMOS管(M75)的漏端連接第七六PMOS管(M76)的源端，第七七PMOS管(M77)的漏端連接第七八PMOS管(M78)的源端；第七二 PMOS管(M72)的柵端連接第三控制信號(P3),第七四PMOS管(M74)的柵端連接第二控制信號(P2),第七六PMOS管(M76)的柵端連接第一控制信號(P1 )，第七八PMOS管(M78)的柵端連接第零控制信號(Ptl),第七二PMOS管(M72)漏端、第七四PMOS管(M74)漏端、第七六PMOS管(M76)漏端、第七八PMOS管(M78)漏端、第六NMOS管(M6)的漏端和柵端連接在一起，第六NMOS管(M6)漏端接收第七二PMOS管(M72)、第七四PMOS管(M74)、第七六PMOS管(M76)、第七八PMOS管(M78)的漏端電流，第六NMOS管(M6)的柵端和漏端相連生成一個(gè)偏置電壓輸出，第六NMOS管(M6)源端接地。
3.如權(quán)利要求I所述的一種輸出功率可調(diào)節(jié)的射頻功率放大器電路，其特征在于，所述的驅(qū)動(dòng)級電路(22)結(jié)構(gòu)包括第五NMOS管(M5)為全差分放大器的尾電流源，第五NMOS管(M5)柵端連接偏置電路(21)的輸出，第五NMOS管(M5)源端接地，第五NMOS管(M5)漏端連接第一輸入NMOS管(M1)和第二輸入NMOS管(M2)的源端，提供偏置電流，第一輸入NMOS管(M1)和第二輸入NMOS管(M2)源端連接在一起，第一輸入NMOS管(M1)柵端通過第一電阻(R1)連接第一偏置電壓(Vbi),并通過第三電容(C3)連接第一輸入信號(Vin),第一電阻(R1)和第三電容(C3)組成一個(gè)交流耦合電路；第二輸入NMOS管(M2)柵端通過第二電阻(R2)連接第一偏置電壓(VB1)，并通過第四電容(C4)連接第二輸入信號(VIP)，第二電阻(R2)和第四電容(C4)組成一個(gè)交流耦合電路；第一輸入NMOS管(M1)漏端連接第三NMOS管(M3)的源端，第二輸入NMOS管(M2)漏端連接第四NMOS管(M4)的源端，第三NMOS管(M3)柵端和第四NMOS管(M4)柵端連接電源(Vdd);第三NMOS管(M3)的漏端是驅(qū)動(dòng)級電路(22)的一個(gè)輸出端，它連接負(fù)載電路，同時(shí)輸出信號給輸出級電路(23)的一個(gè)輸入端；第四NMOS管(M4)漏端是驅(qū)動(dòng)級電路(22)的另一個(gè)輸出端，它連接負(fù)載電路，同時(shí)輸出信號給輸出級電路(23)的另一個(gè)輸入端；第一電感(L1)和第一電容(C1)的并聯(lián)電路一端連接電源(Vdd),另一端連接第三NMOS管(M3)的漏端，第二電感(L2)和第二電容(C2)的并聯(lián)電路一端連接電源(VDD)，另一端連接第四NMOS管(M4)的漏端。
4.如權(quán)利要求3所述的一種輸出功率可調(diào)節(jié)的射頻功率放大器電路，其特征在于，所述第一電感(U)、第二電感(L2)采用片上螺旋電感，集成在芯片內(nèi)部。
5.如權(quán)利要求I所述的一種輸出功率可調(diào)節(jié)的射頻功率放大器電路，其特征在于，所述的輸出級電路(23)由兩個(gè)子輸出級電路并聯(lián)構(gòu)成的，由控制開關(guān)控制兩個(gè)子輸出級的導(dǎo)通與關(guān)斷從而實(shí)現(xiàn)兩檔功率輸出，電路結(jié)構(gòu)為第一子輸出級電路包括第一一輸入NMOS管(M11)和第一二輸入NMOS管(M12)構(gòu)成輸入端,第輸入NMOS管(M11)柵端通過第三電阻(R3)連接第二偏置電壓(VB2)，并通過第五隔直電容(C5)連接驅(qū)動(dòng)電路(22)的輸出，第三電阻(R3)和第五隔直電容(C5)構(gòu)成一個(gè)交流稱合電路；第輸入NMOS管(M11)漏端連接第二一 NMOS管(M21)的源端，第二一 NMOS管(M21)柵端接第四控制信號(P4),第二一 NMOS管(M21)漏端即為輸出級電路(23)的一個(gè)輸出端(Vw);第一二輸入NMOS管(M12)柵端通過第四電阻(R4)連接第二偏置電壓(VB2)，并通過第六隔直電容(C6)連接驅(qū)動(dòng)電路(22)的輸出，第四電阻(R4)和第六隔直電容(C6)構(gòu)成一個(gè)交流耦合電路；第一二輸入NMOS管(M12)漏端連接第二二 NMOS管(M22)的源端，第二二 NMOS管(M22)柵端接第四控制信號(P4),第二二 NMOS管(M22)漏端即為輸出級電路(23)的另一個(gè)輸出端(Vm);第輸入NMOS管(M11)源端、第一二輸入匪OS管(M12)源端接地；第四控制信號(P4)控制第二一 NMOS管(M21)和第二二NMOS管(M22)的導(dǎo)通與關(guān)斷，即控制第一子輸出級電路的導(dǎo)通與關(guān)斷；第二子輸出級電路的結(jié)構(gòu)與第一子輸出級電路相同，由第五控制信號(P5)控制導(dǎo)通與關(guān)斷；兩個(gè)子輸出級電路是并聯(lián)的關(guān)系，它們的輸入端相應(yīng)地連接在一起，它們的輸出端相應(yīng)地連接在一起。
6.如權(quán)利要求I所述的一種輸出功率可調(diào)節(jié)的射頻功率放大器電路，其特征在于，所述偏置電路(21)和驅(qū)動(dòng)級電路(22 )公用一個(gè)電源(Vdd)和地，所述輸出級電路(23 )單獨(dú)用一個(gè)地，輸出級電路(23)連接芯片外部的電源。
專利摘要本實(shí)用新型公開了一種輸出功率可調(diào)節(jié)的射頻功率放大器電路，它包括一個(gè)偏置電路、一個(gè)驅(qū)動(dòng)級電路和一個(gè)輸出級電路；所述偏置電路的輸出端連接驅(qū)動(dòng)級電路，為驅(qū)動(dòng)級電路提供偏置電壓，驅(qū)動(dòng)級電路采用全差分放大器電路結(jié)構(gòu)，驅(qū)動(dòng)級電路的輸出端連接輸出級電路，輸出級電路采用偽差分放大器結(jié)構(gòu)，輸出級電路的匹配電路采用片外匹配形式，輸出級電路內(nèi)部有控制開關(guān)，切換輸出級電路的兩種功率輸出，輸出級電路輸出大功率給負(fù)載電路。其優(yōu)點(diǎn)是偏置電路提供四種不同的偏置電壓，使得驅(qū)動(dòng)級電路輸出四種不同幅度的驅(qū)動(dòng)信號，進(jìn)而驅(qū)動(dòng)輸出級電路，輸出級電路又有兩種輸出能力，所以該功率放大器電路共有八種輸出功率，以適應(yīng)不同的應(yīng)用場景。
文檔編號H03F3/20GK202652152SQ20122021983
公開日2013年1月2日 申請日期2012年5月15日 優(yōu)先權(quán)日2012年5月15日
發(fā)明者潘文光, 于云豐, 肖時(shí)茂, 黃偉 申請人:無錫中科微電子工業(yè)技術(shù)研究院有限責(zé)任公司