一種具有最優(yōu)匹配的堆疊的射頻功率放大器的制造方法
【技術(shù)領(lǐng)域】
[0001 ]本實(shí)用新型涉及一種功率放大器，尤其涉及一種射頻功率放大器。
【背景技術(shù)】
[0002]作為現(xiàn)代無(wú)線通信系統(tǒng)中的收發(fā)機(jī)的重要組成單元，射頻功率放大器主要用于將小功率的射頻電信號(hào)進(jìn)行無(wú)失真地放大，并通過(guò)天線輻射出去進(jìn)行信息通信。
[0003]射頻功率放大器結(jié)構(gòu)包括多種形式，如線性功率放大器結(jié)構(gòu)和飽和功率放大器結(jié)構(gòu)等，隨著無(wú)線通信系統(tǒng)所采用的調(diào)制方式的不同，對(duì)應(yīng)采用的射頻功率放大器則有所不同。例如，現(xiàn)代通信系統(tǒng)為了提供高速率的數(shù)據(jù)流服務(wù)，采用諸如QPSK等調(diào)制方式，這要求應(yīng)用于該系統(tǒng)的功率放大器必須有著較高的線性度和效率。
[0004]另外，隨著便攜式設(shè)備的功能模塊越來(lái)越復(fù)雜，如果能將各個(gè)功能模塊集成在同一塊芯片上，就能大幅度地縮短芯片的量產(chǎn)與加工時(shí)間，因此，如何減小芯片的有效面積和用廉價(jià)的工藝在單一芯片上實(shí)現(xiàn)整個(gè)射頻模組具有重要的實(shí)際應(yīng)用意義。
[0005]然而，由于大多數(shù)無(wú)線收發(fā)機(jī)的基帶處理部分采用硅工藝，且該工藝是目前最成熟且成本最低的工藝，所以采用硅CMOS工藝是實(shí)現(xiàn)全集成的理想方案。不過(guò)，由于硅CMOS工藝自身存在著不可克服的物理缺陷，如低擊穿電壓和低功率密度等。傳統(tǒng)的設(shè)計(jì)方法將多個(gè)晶體管并聯(lián)起來(lái)，從而提高整體的電流，然而，如果供電電壓太低，會(huì)使得功率放大器的輸出最佳阻抗變得非常小，使輸出匹配電路的設(shè)計(jì)變得非常困難。
[0006]在中國(guó)專利201510150849.1中，采用共源共柵結(jié)構(gòu)的射頻功率放大器結(jié)構(gòu)克服功率級(jí)的耐壓?jiǎn)栴}，不過(guò)在這種結(jié)構(gòu)中，堆疊的晶體管的柵極與去耦電容相接，從而使該極在交流時(shí)呈接地狀態(tài)。然而，該結(jié)構(gòu)會(huì)在輸入功率較大時(shí)，出現(xiàn)阻抗不匹配的情況，從而使功率不能同向疊加，從而限制了功率放大器的功率輸出能力。
【實(shí)用新型內(nèi)容】
[0007]在中國(guó)專利201510150849.1中，采用共源共柵結(jié)構(gòu)的射頻功率放大器結(jié)構(gòu)克服功率級(jí)的耐壓?jiǎn)栴}，不過(guò)在這種結(jié)構(gòu)中，堆疊的晶體管的柵極與去耦電容相接，從而使該極在交流時(shí)呈接地狀態(tài)。然而，該結(jié)構(gòu)會(huì)在輸入功率較大時(shí)，出現(xiàn)阻抗不匹配的情況，從而使功率不能同相疊加，從而限制了功率放大器的功率輸出能力。本實(shí)用新型的的目的在于克服以上現(xiàn)有技術(shù)的缺點(diǎn)，而提供一種具有最優(yōu)匹配的堆疊的射頻功率放大器。
[0008]本實(shí)用新型的具體技術(shù)方案為:
[0009]—種具有最優(yōu)匹配的堆疊的射頻功率放大器，該射頻功率放大器包括輸入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以及至少由兩個(gè)晶體管漏極源極通過(guò)電感相連堆疊起來(lái)的功率放大電路;其中，射頻信號(hào)源通過(guò)所述輸入匹配電路連接所述功率放大電路的最底層的晶體管的柵極，所述偏置電路B連接所述最底層晶體管的柵極;所述偏置電路A連接所述功率放大電路的除所述最底層晶體管的其余晶體管的柵極，所述其余晶體管的柵極通過(guò)連接?xùn)艠O電容接地;所述功率放大電路最上層的晶體管的漏極通過(guò)所述輸出寬帶匹配電路連接負(fù)載。本技術(shù)方案分別采用分離的偏置電路A，B對(duì)各晶體管進(jìn)行偏置，其中偏置電路B為堆疊在最下層的晶體管提供合適的靜態(tài)工作點(diǎn)，而偏置電路A為其余堆疊的晶體管提供合適的靜態(tài)工作點(diǎn)。輸入匹配電路將功率放大電路的晶體管的阻抗轉(zhuǎn)換成信號(hào)源的源阻抗，完成共扼匹配，從而獲得最大的射頻功率增益。為了使每個(gè)晶體管都能夠輸出最大功率，在每個(gè)堆疊的晶體管的柵極加載電容，并在每?jī)蓚€(gè)堆疊的晶體管之間連接一個(gè)電感，從而使每個(gè)晶體管的輸出電壓同相等幅疊加，增強(qiáng)了功率放大電路的線性度與功率輸出能力，并使從每個(gè)晶體管的漏往負(fù)載方向看過(guò)去的阻抗為最優(yōu)阻抗。信號(hào)從最上層的晶體管的漏極輸出，且經(jīng)過(guò)輸出寬帶匹配電路，傳輸?shù)截?fù)載端。寬帶匹配電路將負(fù)載阻抗轉(zhuǎn)換成能使功率放大電路輸出最大功率時(shí)的最優(yōu)阻抗。
[0010]優(yōu)選地，所述偏置電路A和偏置電路B由一個(gè)整合的偏置電路代替。
[0011]優(yōu)選地，所述最底層晶體管的源極直接接地。
[0012]優(yōu)選地，所述偏置電路B為電阻與晶體管組成的偏置電路，偏置電路A為電阻分壓式偏置電路。偏置電路B為電阻與晶體管組成的偏置電路，精度高且占芯面積小;偏置電路A為電阻分壓式偏置，這種偏置方式不僅有著良好的溫度抑制系數(shù)，且易于集成。
[0013]優(yōu)選地，所述功率放大電路中堆疊的晶體管的偏置電壓不等分，最上層晶體管的偏置電壓最低，最下層晶體管的偏置電壓最高，其余晶體管的偏置電壓介于兩者之間，使功率放大電路輸出高功率時(shí)，各個(gè)晶體管的直流電壓匯集于一點(diǎn)，從而使各個(gè)晶體管在高輸出功率時(shí)有著一致的靜態(tài)情況，進(jìn)而增強(qiáng)了功率放大電路的輸出功率和線性度。
[0014]優(yōu)選地，所述輸出寬帶匹配電路中設(shè)有二次諧波抑制電路;并可以結(jié)合扼流電感與功率放大電路輸出級(jí)的輸出電容，更好地實(shí)現(xiàn)二次諧波短路，三次諧波開(kāi)路，從而大大提高了功率放大電路的效率。
[0015]優(yōu)選地，電源經(jīng)濾波電路連接到所述功率放大電路的最上層的晶體管的漏極。
[0016]優(yōu)選地，所述濾波電路由濾波電容和扼流電感組成。
[0017]優(yōu)選地，所述濾波電路由低頻濾波電容、高頻濾波電容和扼流電感組成。
[0018]本實(shí)用新型的有益效果:該電路不僅提高了射頻功率放大器的輸出級(jí)的耐壓能力和電流驅(qū)動(dòng)能力，且提高了功率放大器的輸出阻抗，從而使輸出匹配電路變得容易實(shí)現(xiàn)。另夕卜，通過(guò)在堆疊的晶體管的柵極連接電容，每?jī)蓚€(gè)相鄰的晶體管之間通過(guò)電感連接，從而給該極提供一個(gè)合適的交流阻抗，進(jìn)而使每個(gè)晶體管的輸出功率更加均勻，從而提高了功率放大器整體的線性度。本實(shí)用新型還能提高射頻功率放大器的輸出電壓擺幅、工作帶寬、功率效率、功率增益和最大輸出功率，并有著較好的二次諧波抑制效果。
【附圖說(shuō)明】
[0019]圖1是實(shí)施例的射頻功率放大器電路圖。
[0020]圖中虛線方框所圈起的部分為功率放大電路部分。
【具體實(shí)施方式】
[0021]本實(shí)用新型的一個(gè)較佳實(shí)施例，一種具有最優(yōu)匹配的堆疊的射頻功率放大器，該射頻功率放大器包括輸入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以及至少由兩個(gè)晶體管漏極源極通過(guò)電感相連堆疊起來(lái)的功率放大電路，圖中電感LI至Ln;其中，射頻信號(hào)源RFin通過(guò)所述輸入匹配電路連接所述功率放大電路的最底層的晶體管Ml的柵極，所述偏置電路B連接所述最底層晶體管Ml的柵極;所述偏置電路A連接所述功率放大電路的除所述最底層晶體管的其余晶體管的柵極，即晶體管M2至Mn;所述最底層晶體管Ml的源極直接接地，所述其余晶體管的柵極通過(guò)連接?xùn)艠O電容接地，即電容Cl至Cn;所述功率放大電路的最上層的晶體管Mn的漏極與所述輸出寬帶匹配電路和負(fù)載RL順序連接。電源VDD經(jīng)濾波電路連接到所述功率放大電路的最上層的晶體管Mn的漏極;所述濾波電路由低頻濾波電容Cp 1、高頻濾波電容Cp2和扼流電感Lc組成。所述偏置電路B為電阻與晶體管組成的偏置電路，偏置電路A為電阻分壓式偏置電路，偏置電壓不等分，最上層晶體管的偏置電壓最低，最下層晶體管的偏置電壓最高，其余晶體管的偏置電壓介于兩者之間。
【主權(quán)項(xiàng)】
1.一種具有最優(yōu)匹配的堆疊的射頻功率放大器，其特征在于:該射頻功率放大器包括輸入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以及至少由兩個(gè)晶體管漏極源極通過(guò)電感相連堆疊起來(lái)的功率放大電路;其中，射頻信號(hào)源通過(guò)所述輸入匹配電路連接所述功率放大電路的最底層的晶體管的柵極，所述偏置電路B連接所述最底層晶體管的柵極;所述偏置電路A連接所述功率放大電路的除所述最底層晶體管的其余晶體管的柵極，所述其余晶體管的柵極通過(guò)連接?xùn)艠O電容接地;所述功率放大電路最上層的晶體管的漏極通過(guò)所述輸出寬帶匹配電路連接負(fù)載。2.根據(jù)權(quán)利要求1所述的具有最優(yōu)匹配的堆疊的射頻功率放大器，其特征在于:所述偏置電路A和偏置電路B由一個(gè)整合的偏置電路代替。3.根據(jù)權(quán)利要求1所述的具有最優(yōu)匹配的堆疊的射頻功率放大器，其特征在于:所述最底層晶體管的源極直接接地。4.根據(jù)權(quán)利要求1所述的具有最優(yōu)匹配的堆疊的射頻功率放大器，其特征在于:所述偏置電路B為電阻與晶體管組成的偏置電路，偏置電路A為電阻分壓式偏置電路。5.根據(jù)權(quán)利要求1所述的具有最優(yōu)匹配的堆疊的射頻功率放大器，其特征在于:所述功率放大電路中堆疊的晶體管的偏置電壓不等分，最上層晶體管的偏置電壓最低，最下層晶體管的偏置電壓最高，其余晶體管的偏置電壓介于兩者之間。6.根據(jù)權(quán)利要求1所述的具有最優(yōu)匹配的堆疊的射頻功率放大器，其特征在于:所述輸出寬帶匹配電路中設(shè)有二次諧波抑制電路。7.根據(jù)權(quán)利要求1所述的具有最優(yōu)匹配的堆疊的射頻功率放大器，其特征在于:電源經(jīng)濾波電路連接到所述功率放大電路的最上層的晶體管的漏極。8.根據(jù)權(quán)利要求7所述的具有最優(yōu)匹配的堆疊的射頻功率放大器，其特征在于:所述濾波電路由濾波電容和扼流電感組成。9.根據(jù)權(quán)利要求8所述的具有最優(yōu)匹配的堆疊的射頻功率放大器，其特征在于:所述濾波電路由低頻濾波電容、高頻濾波電容和扼流電感組成。
【專利摘要】本實(shí)用新型公開(kāi)了一種具有最優(yōu)匹配的堆疊的射頻功率放大器，包括輸入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以及至少由兩個(gè)晶體管漏極源極通過(guò)電感相連堆疊起來(lái)的功率放大電路；信號(hào)源通過(guò)輸入匹配電路連接功率放大電路的最底層的晶體管的柵極，偏置電路B也連接此柵極；偏置電路A連接功率放大電路的其余晶體管的柵極，這些柵極通過(guò)連接?xùn)艠O電容接地；最上層的晶體管的漏極通過(guò)輸出寬帶匹配電路連接負(fù)載。該電路不僅提高了射頻功率放大器的輸出級(jí)的耐壓能力和電流驅(qū)動(dòng)能力，提高了功率放大器的輸出阻抗，而且提高了功率放大器整體的線性度。
【IPC分類(lèi)】H03F3/19, H03F1/52, H03F1/42, H03F1/56, H03F3/21, H03F3/24, H03F1/32
【公開(kāi)號(hào)】CN205320038
【申請(qǐng)?zhí)枴緾N201620082092
【發(fā)明人】林俊明, 章國(guó)豪, 張志浩, 余凱
【申請(qǐng)人】廣東工業(yè)大學(xué)
【公開(kāi)日】2016年6月15日
【申請(qǐng)日】2016年1月26日