專利名稱：放大器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種放大器電路。
背景技術(shù)：
在諸如移動(dòng)電話或無線數(shù)字通信設(shè)備的無線通信系統(tǒng)中，在接收側(cè)上設(shè)置用來放大接收的信號(hào)的放大器電路。放大器電路的實(shí)例例如可以包括低噪聲放大器(LNA)。LNA是一種通過盡可能多地降低電路中生成的噪聲來放大信號(hào)的放大器電路，且是一種設(shè)置在無線接收電路前端上的重要的電路。如上所述，隨著廉價(jià)的LNA的需求的日益增加，LNA已由互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)來形成。此外，鑒于發(fā)射器臨近接收器的情況存在，可以生成輸入到LNA中到過輸入信號(hào)(over-1nput signal)。然而,LNA中的輸入晶體管的柵氧化膜可能會(huì)被該過輸入信號(hào)劣化或損壞。因此，解決過輸入信號(hào)是很重要的。過輸入信號(hào)的防范措施的一個(gè)實(shí)例包括在LNA的輸入中采用耐高壓的MOS晶體管的方法。此外，專利文件I公開了一種用于增強(qiáng)抗浪涌電壓的阻抗的保護(hù)電路，該保護(hù)電路的互補(bǔ)二極管是通過反相并聯(lián)二極管連接MOS晶體管(diode-connected MOS transistor)形成的。然而，在LNA的輸入上采用耐高壓MOS晶體管的方法可能會(huì)增加MOS晶體管的柵極長(zhǎng)度和氧化膜厚度。為此，MOS晶體管的截止頻率可能會(huì)劣化，結(jié)果，LNA的重要特性，噪聲指數(shù)(NF)，可能會(huì)劣化。此外，在專利文件I公開的保護(hù)電路中，互補(bǔ)二極管的一端接地(GND )，從而無法提供調(diào)節(jié)輸入的上限電壓或下限電壓的功能。[相關(guān)領(lǐng)域文獻(xiàn)][專利文獻(xiàn)I]日本專利特許公開第2003-243512號(hào)。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面提供了一種能夠?qū)⑦^輸入信號(hào)限制到可調(diào)的上限電壓和下限電壓之間的范圍內(nèi)而同時(shí)抑制噪聲指數(shù)劣化的新型改進(jìn)的放大器電路。根據(jù)本發(fā)明的一個(gè)方面，提供了一種放大器電路，包括:輸入晶體管；電阻元件，具有連接至輸入晶體管柵極的第一端子和連接至偏壓的第二端子；以及保護(hù)電路，連接至輸入晶體管的柵極并將向輸入晶體管柵極的輸入限制在基于偏壓可調(diào)節(jié)的上限電壓和下限電壓之間的范圍內(nèi)。根據(jù)上述配置，通過調(diào)節(jié)上限電壓和下限電壓，可適當(dāng)?shù)乇Ｗo(hù)輸入晶體管免于過輸入信號(hào)。保護(hù)電路可包括:第一 MOS晶體管，為二極管連接的；以及第二 MOS晶體管，與第一MOS晶體管并聯(lián)設(shè)置，且相對(duì)于第一 MOS晶體管在相反的方向上連接二極管。根據(jù)上述配置，當(dāng)輸入大于上限電壓時(shí)，電壓傳導(dǎo)通過第一 MOS晶體管或第二 MOS晶體管，從而將輸入限制在上限電壓和下限電壓之間的范圍內(nèi)。第一 MOS晶體管的源極和第二 MOS晶體管的漏極可連接至可變偏壓。根據(jù)上述配置，第一MOS晶體管和第二MOS晶體管的閾值電壓可以根據(jù)可變偏壓的變化而變化，因此可以適當(dāng)調(diào)節(jié)基于第一 MOS晶體管和第二 MOS晶體管的閾值電壓的上限電壓和下限電壓。第一 MOS晶體管的源極和第二 MOS晶體管的漏極可連接至偏壓，且第一 MOS晶體管的本體端和第二 MOS晶體管的本體端可連接至可變偏壓。根據(jù)上述配置，第一 MOS晶體管和第二 MOS晶體管的閾值電壓可根據(jù)可變偏壓的變化而變化，因此，可以適當(dāng)調(diào)節(jié)基于第一 MOS晶體管和第二 MOS晶體管的閾值電壓的上限電壓和下限電壓。保護(hù)電路還包括:第一 MOS晶體管組，包含多個(gè)串聯(lián)的MOS晶體管，各MOS晶體管在相同的方向上連接二極管；第二 MOS晶體管組，與第一 MOS晶體管組并聯(lián)設(shè)置，并包含多個(gè)串聯(lián)設(shè)置的MOS晶體管，各MOS晶體管相對(duì)于包含在第一 MOS晶體管組內(nèi)的MOS晶體管在相反的方向上連接二極管；以及連接控制單元，控制包含在第一 MOS晶體管組和第二 MOS晶體管組的各MOS晶體管的源極和漏極的短路。根據(jù)上述配置，可以通過控制包含在第一MOS晶體管組和第二 MOS晶體管組中的各MOS晶體管的源極和漏極的短路來調(diào)節(jié)上限電壓和下限電壓，從而可以適當(dāng)?shù)乇Ｗo(hù)輸入晶體管免于過輸入信號(hào)。保護(hù)電路還包括:第一源極跟隨電路，包含漏極連接至預(yù)定電壓的第三晶體管；以及第二源極跟隨電路，包含漏極連接至預(yù)定電壓的第四晶體管，其中，第三MOS晶體管的漏極連接至第一MOS晶體管的柵極，第四MOS晶體管的漏極連接至第二 MOS晶體管的柵極，第三MOS晶體管和第四MOS晶體管的柵極連接至可變偏壓。根據(jù)上述配置，可以通過連接至第一源極跟隨電路和第二源極跟隨電路的可變偏壓來調(diào)節(jié)上限電壓和下限電壓，從而可以適當(dāng)保護(hù)輸入晶體管免于過輸入信號(hào)。


根據(jù)以下參考附圖的詳細(xì)說明，本發(fā)明的上述和其他方面、特征以及其他優(yōu)點(diǎn)將變得更加清楚，其中:圖1是示出了根據(jù)本發(fā)明實(shí)施方式的無線通信設(shè)備的配置實(shí)例的示圖；圖2是示出了根據(jù)比較實(shí)例的低噪聲放大器(LNA)的配置圖；圖3是示出了根據(jù)本發(fā)明第一實(shí)施方式的LNA的電路配置的示圖；圖4是示出了根據(jù)本發(fā)明第一實(shí)施方式的LNA的操作的示圖；圖5是示出了根據(jù)本發(fā)明第二實(shí)施方式的LNA的電路配置的示圖；圖6是示出了根據(jù)本發(fā)明第二實(shí)施方式的LNA的操作的示圖；圖7是示出了根據(jù)本發(fā)明第三實(shí)施方式的LNA的電路配置的示圖；圖8是示出了根據(jù)本發(fā)明第三實(shí)施方式的LNA的操作的示圖；圖9是示出了根據(jù)本發(fā)明第四實(shí)施方式的LNA的電路配置的示圖；圖10是示出了根據(jù)本發(fā)明第四實(shí)施方式的LNA的操作的示圖；圖11是示出了根據(jù)本發(fā)明第五實(shí)施方式的LNA的電路配置的示圖；圖12是示出了根據(jù)本發(fā)明第五實(shí)施方式的LNA的操作的示圖。
具體實(shí)施例方式下文將參考附圖詳細(xì)描述本發(fā)明的實(shí)施方式。同時(shí)，本發(fā)明的說明書和附圖中具有幾乎相同功能構(gòu)造的部件由相同參考號(hào)表示，本文將省略相關(guān)說明。 此外，本發(fā)明的實(shí)施方式涉及一種用于無線通信設(shè)備的接收電路的低噪聲放大器(LNA)0在下文中，描述了無線通信設(shè)備的接收電路的配置，然后順序地詳細(xì)描述了 LNA的第一至第五實(shí)施方式?！?.無線通信設(shè)備的配置實(shí)例>圖1是示出了根據(jù)本發(fā)明實(shí)施方式的無線通信設(shè)備10的配置的實(shí)例圖。如圖1所示，根據(jù)本發(fā)明實(shí)施方式的無線通信設(shè)備10可包括天線11、傳輸線12、阻抗匹配電路13、LNA14、混頻器15、本地振蕩器16、濾波器17、放大器18、AD轉(zhuǎn)換器19以及數(shù)字解調(diào)器20。天線11被設(shè)置為用來傳輸和接收無線電波。在本實(shí)施方式中，無線通信設(shè)備10傳輸和接收GHz頻帶的高頻信號(hào)，具體地，5GHz頻帶的高頻信號(hào)。由天線11接收到的高頻信號(hào)通過傳輸線12傳輸至阻抗匹配電路13。阻抗匹配電路13是執(zhí)行阻抗匹配的電路，其中，反射回傳輸線12的高頻信號(hào)為最小量。由天線11接收的高頻信號(hào)通過傳輸線12傳輸至阻抗匹配電路13，然后傳輸至LNA14。LNA14將從阻抗匹配電路13傳輸?shù)母哳l信號(hào)放大。如上所述，LNA14是一種用于通過盡可能多地降低在電路中產(chǎn)生的噪聲來放大信號(hào)的放大器電路。此外，在本實(shí)施方式中，LNA14可以被實(shí)現(xiàn)為CMOS。由LNA14放大的高頻信號(hào)被傳輸至混頻器15。混頻器15將來自本地振蕩器16的高頻信號(hào)輸出乘以由LNA14放大的高頻信號(hào)。混頻器15將本地振蕩器16輸出的高頻信號(hào)乘以由LNA14放大的高頻信號(hào)，從而將GHz頻帶的高頻信號(hào)轉(zhuǎn)換為MHz頻帶的信號(hào)?；祛l器15將MHz頻帶的信號(hào)輸出至濾波器17。本地振蕩器16輸出具有預(yù)定頻率的高頻信號(hào)。從本地振蕩器16輸出的高頻信號(hào)被傳輸至混頻器15。如上所述，混頻器15將本地振蕩器16輸出的高頻信號(hào)輸出乘以由LNA14放大的高頻信號(hào)，從而將GHz頻帶的高頻信號(hào)轉(zhuǎn)換為MHz頻帶的信號(hào)。濾波器17只允許從混頻器15輸出的信號(hào)中具有預(yù)定頻率的信號(hào)通過。通過濾波器17的信號(hào)被傳輸至放大器18。放大器18放大通過濾波器17的信號(hào)。由放大器18放大的信號(hào)被傳輸至AD轉(zhuǎn)換器19。AD轉(zhuǎn)換器19將從放大器18傳輸?shù)哪M形式的信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。由AD轉(zhuǎn)換器19轉(zhuǎn)換的數(shù)字信號(hào)被傳輸至數(shù)字解調(diào)器20。數(shù)字解調(diào)器20解調(diào)由AD轉(zhuǎn)換器19轉(zhuǎn)換的數(shù)字信號(hào)。數(shù)字解調(diào)器20解調(diào)數(shù)字信號(hào)以便接收到的高頻信號(hào)的內(nèi)容能被無線通信設(shè)備10理解。(背景)參考圖1描述了根據(jù)本發(fā)明實(shí)施方式的無線通信設(shè)備10的配置實(shí)例。如上所述，由于無線通信設(shè)備可能被設(shè)置為臨近發(fā)射器，輸入至LNA的過輸入信號(hào)可能會(huì)出現(xiàn)。然而，LNA中輸入晶體管的柵氧化膜可能會(huì)被該過輸入信號(hào)劣化或損壞。因此，解決過輸入信號(hào)問題是很重要的。過輸入信號(hào)的解決對(duì)策的實(shí)例可以包括在至LNA的輸入中采用耐高壓MOS晶體管的方法。但在至LNA的輸入中采用耐高壓MOS晶體管的方法可能會(huì)增加MOS晶體管的柵極長(zhǎng)度和氧化膜厚度。為此，MOS晶體管的截止頻率可能會(huì)被劣化，結(jié)果，LNA的重要特性，噪聲指數(shù)(NF)，可能會(huì)被劣化。此外，提出了一種通過在LNA的輸入晶體管的前面設(shè)置保護(hù)電路來增強(qiáng)抗浪涌電壓能力的方法。下文中，將參考圖2對(duì)此作更為詳細(xì)的描述。圖2是示出了根據(jù)比較實(shí)例的LNA的配置的示圖。如圖2所示，根據(jù)比較實(shí)例的LNA可包括輸入端子71、源極連接至接地電壓而漏極連接至電源電壓的輸入晶體管73以及二極管連接的NMOS晶體管721和722形成的保護(hù)電路72。在這種配置中，NMOS晶體管721和722為反向并聯(lián)的互補(bǔ)二極管，各NMOS晶體管的一個(gè)端子連接至接地電壓而另一端連接至輸入端子71和輸入晶體管73的柵極。在如上所述的根據(jù)比較實(shí)例的LNA中，當(dāng)向輸入端子71輸入正浪涌電壓時(shí)，電壓被傳導(dǎo)通過NMOS晶體管721，而當(dāng)向輸入端子71輸入負(fù)浪涌電壓時(shí)，電壓被傳導(dǎo)通過NMOS晶體管722。為此，可以保護(hù)輸入晶體管73而同時(shí)抑制施加至輸入晶體管73柵極的電壓。然而，根據(jù)上述比較實(shí)例的LNA中的保護(hù)電路72并未解決過輸入信號(hào)的問題且也沒有限制輸入的控制功能。因此，鑒于上述情況做出了本實(shí)施方式。根據(jù)本發(fā)明各實(shí)施方式的LNA14防止過輸入信號(hào)而同時(shí)抑制噪聲指數(shù)的劣化。此外，根據(jù)本發(fā)明第二至第五實(shí)施方式，通過調(diào)節(jié)限制輸入信號(hào)電平的上限電壓和下限電壓，可以更適當(dāng)?shù)乇Ｗo(hù)放大器電路。如上所述，以下將詳細(xì)說明本發(fā)明的各實(shí)施方式。<2.第一實(shí)施方式>(根據(jù)第一實(shí)施方式的LNA配置)圖3是示出了根據(jù)本發(fā)明第一實(shí)施方式的LNA14-1的電路配置的示圖。如圖3所示，根據(jù)本發(fā)明第一實(shí)施方式的LNA14-1可包括:輸入端子101、電感器102、保護(hù)電路103-1、電阻元件104、放大器電路105以及輸出端子106。放大器電路105可包括電感器111、電容器112、MOS晶體管113、輸入晶體管114以及電感器115。此外，保護(hù)電路103-1可包括MOS晶體管121以及MOS晶體管122。輸入端子101是從阻抗匹配電路13傳輸?shù)母哳l信號(hào)到達(dá)的端子。輸入端子101通過電感器102連接至包含在放大器電路105中的輸入晶體管114的柵極。放大器電路105放大由輸入端子101接收的高頻信號(hào)并將放大的高頻信號(hào)輸出至輸出端子106。如圖3所示，輸入晶體管114的漏極通過MOS晶體管113和電感器111連接至電源電壓VDD，柵極連接至輸入端子101而源極連接至電感器115的一個(gè)端子。同時(shí)，當(dāng)LNA14-1無需操作時(shí)，例如，當(dāng)不執(zhí)行接收等時(shí)，MOS晶體管113為用于截?cái)嚯娫措妷篤DD和輸入晶體管114之間的連接的開關(guān)。保護(hù)電路103-1為防止大信號(hào)輸入至放大器電路105的電路，且可以與電阻元件104并聯(lián)設(shè)置在放大器電路105和電感器102之間。此外，組成保護(hù)電路103-1的MOS晶體管121和MOS晶體管122并聯(lián)設(shè)置且二極管在相反方向上連接。具體地，MOS晶體管121的漏極和柵極連接至輸入晶體管114的柵極，其源極則連接至偏壓。同時(shí)，在相對(duì)于MOS晶體管121設(shè)置在相反方向上的MOS晶體管122中，MOS晶體管122的源極連接至輸入晶體管114的柵極，其漏極和柵極則連接至偏壓。
(根據(jù)第一實(shí)施方式的LNA的操作)以上描述了根據(jù)本發(fā)明第一實(shí)施方式的LNA14-1的配置。接下來，將描述根據(jù)本發(fā)明第一實(shí)施方式的LNA14-1的操作。當(dāng)大于上限電壓(偏壓+MOS晶體管121的閾值電壓Vth)的信號(hào)被輸入至輸入端子101時(shí)，電壓傳導(dǎo)通過MOS晶體管121，從而信號(hào)值被限制為上限電壓。同樣地，當(dāng)小于下限電壓(偏壓-MOS晶體管122的閾值電壓Vth)的信號(hào)被輸入至輸入端子101時(shí)，電壓傳導(dǎo)通過MOS晶體管122，從而信號(hào)值被限制為下限電壓。為此，如圖4所示，在輸入低幅值信號(hào)的情況下，MOS晶體管121和MOS晶體管122并不運(yùn)行，因此，輸入信號(hào)保持原樣地輸入至放大器電路105。同時(shí)，在輸入高幅值信號(hào)的情況下，通過比偏壓高出與閾值電壓Vth等量的上限電壓和比偏壓低出與閾值電壓Vth等量的下限電壓施加限制，從而輸入至放大器電路105的電壓的幅值受到限制。(第一實(shí)施方式的效果)如上所述，根據(jù)本發(fā)明第一實(shí)施方式，通過采用了 MOS 二極管的簡(jiǎn)單的保護(hù)電路103-1,基于偏壓,可以保護(hù)輸入晶體管114免于過輸入信號(hào)。<3.第二實(shí)施方式>(根據(jù)第二實(shí)施方式的LNA配置)圖5是示出了根據(jù)本發(fā)明第二實(shí)施方式的LNA14-2的電路配置的示圖。如圖5所示，根據(jù)本發(fā)明第二實(shí)施方式的LNA14-2包括:輸入端子101、電感器102、保護(hù)電路103-2、電阻元件104、放大器電路105以及輸出端子106。除保護(hù)電路103-2之外，其他部件與本發(fā)明第一實(shí)施方式中的一樣，因而此處省略了對(duì)此的詳細(xì)描述。與根據(jù)本發(fā)明第一實(shí)施方式的保護(hù)電路103-1類似，保護(hù)電路103-2為防止將大信號(hào)輸入至放大器電路105的電路，且與電阻元件104并聯(lián)設(shè)置在放大器電路105和電感器102之間。此外，保護(hù)電路103-2包括并聯(lián)設(shè)置且二極管在相反方向上連接的MOS晶體管121和MOS晶體管122。具體地，MOS晶體管121的漏極和柵極連接至輸入晶體管114的柵極，MOS晶體管122的源極連接至輸入晶體管114的柵極。這里，與本發(fā)明第一實(shí)施方式不同的是，MOS晶體管121和MOS晶體管122各有一端連接至可變偏壓。例如，如圖5所示，可變偏壓I連接至MOS晶體管121的源極，而可變偏壓2連接至MOS晶體管121的漏極和柵極。(根據(jù)第二實(shí)施方式的LNA的操作)以上描述了根據(jù)本發(fā)明第二實(shí)施方式的LNA14-2的配置。接下來，將描述根據(jù)本發(fā)明第二實(shí)施方式的LNA14-2的操作。當(dāng)將大于上限電壓(可變偏壓1+M0S晶體管121的閾值電壓Vth)的信號(hào)輸入至輸入端子101時(shí)，電壓傳導(dǎo)通過MOS晶體管121，從而將信號(hào)值限制為上限電壓。同樣地，當(dāng)將小于下限電壓(可變偏壓2-M0S晶體管122的閾值電壓Vth)的信號(hào)輸入至輸入端子101時(shí)，電壓傳導(dǎo)通過MOS晶體管122，從而將信號(hào)值限制為下限電壓。為此，如圖6所示，在輸入具有低幅值信號(hào)的情況下，MOS晶體管121和MOS晶體管122并不運(yùn)行，因此輸入信號(hào)保持原樣地輸入至放大器電路105。同時(shí)，當(dāng)輸入具有高幅值的信號(hào)時(shí)，通過比可變偏壓I高出與閾值電壓Vth等量的上限電壓和比可變偏壓2低出與閾值電壓Vth等量的下限電壓施加限制，從而輸入值放大器電路105的電壓的幅值受到限制。(第二實(shí)施方式的效果)如上所述，根據(jù)本發(fā)明的第二實(shí)施方式，由于MOS晶體管121和MOS晶體管122連接至可變偏壓，通過改變可變偏壓以調(diào)節(jié)上限電壓和下限電壓，可以更合適地保護(hù)輸入晶體管114免于過輸入信號(hào)。<4.第三實(shí)施方式>(根據(jù)第三實(shí)施方式的LNA的配置)圖7是示出了根據(jù)本發(fā)明第三實(shí)施方式的LNA14-3的電路配置的示圖。如圖7所示，根據(jù)本發(fā)明第三實(shí)施方式的LNA14-3包括:輸入端子101、電感器102、保護(hù)電路103-3、電阻元件104、放大器電路105以及輸出端子106。除保護(hù)電路103-3之外，其他部件與本發(fā)明第一實(shí)施方式中的一樣，因而此處省略了對(duì)此的詳細(xì)描述。保護(hù)電路103-3為防止大信號(hào)輸入至放大器電路105的電路，且可與電阻元件104并聯(lián)設(shè)置在放大器電路105和電感器102之間。此外，組成保護(hù)電路103-3的MOS晶體管121和MOS晶體管122并聯(lián)設(shè)置且二極管在相反的方向上連接。具體地，MOS晶體管121的漏極和柵極連接至輸入晶體管114的柵極，其源極則連接至偏壓。同時(shí)，在相對(duì)于MOS晶體管121設(shè)置在相反方向上的MOS晶體管122中，MOS晶體管122的源極連接至輸入晶體管114的柵極，其漏極和柵極則連接至偏壓。此外，在本發(fā)明的第三實(shí)施方式中，可變電壓連接至MOS晶體管121和MOS晶體管122的本體端。例如，如圖7所示，可變偏壓3連接至MOS晶體管121的本體端，可變偏壓4則連接至MOS晶體管122的本體端。(根據(jù)第三實(shí)施方式的LNA的操作)以上描述了根據(jù)本發(fā)明第三實(shí)施方式的LNA14-3的配置。接下來，將描述根據(jù)本發(fā)明第三實(shí)施方式的LNA14-3的操作。MOS晶體管121和MOS晶體管122的閾值電壓Vth通過施加至MOS晶體管121和MOS晶體管122的本體端的電壓而改變。為此,在本發(fā)明的第三實(shí)施方式中，通過將由可變偏壓3引起的MOS晶體管121的閾值電壓的變量V1、MOS晶體管121的原始閾值電壓Vth以及偏壓相加而得到的值可以是上限電壓。同樣地，通過從偏壓中減去由可變偏壓4引起的MOS晶體管122的閾值電壓的變量A V2以及MOS晶體管121的原始閾值電壓Vth而得到的值可以是下限電壓。當(dāng)輸入大于上限電壓(偏壓+Vth+ A VI)的信號(hào)時(shí)，電壓傳導(dǎo)通過MOS晶體管121，從而將信號(hào)值限制為上限電壓。同樣地，當(dāng)向輸入端子101輸入的小于下限電壓(偏壓-Vth- A V2)的信號(hào)時(shí)，電壓傳導(dǎo)通過MOS晶體管122，從而將信號(hào)值限制為下限電壓。為此，如圖8所示，在輸入具有低幅值的信號(hào)時(shí)，MOS晶體管121和MOS晶體管122并不運(yùn)行，因此輸入信號(hào)保持原樣地輸入至放大器電路105。同時(shí)，在輸入具有高幅值的信號(hào)的情況下，通過上限電壓和下限電壓施加限制，從而輸入至放大器電路105的電壓的幅值受到限制。(第三實(shí)施方式的效果)
如上所述，根據(jù)本發(fā)明的第三實(shí)施方式，由于MOS晶體管121和MOS晶體管122的本體端連接至可變偏壓，所以通過改變可變偏壓以調(diào)節(jié)上限電壓和下限電壓，可以更合適地保護(hù)輸入晶體管114免于過輸入信號(hào)。〈5.第四實(shí)施方式〉(根據(jù)第四實(shí)施方式的LNA的配置)圖9是示出了根據(jù)本發(fā)明第四實(shí)施方式的LNA14-4的電路配置的示圖。如圖9所示，根據(jù)本發(fā)明第四實(shí)施方式的LNA14-4包括:輸入端子101、電感器102、保護(hù)電路103-4、電阻元件104、放大器電路105以及輸出端子106。除保護(hù)電路103-4之外，其他部件與本發(fā)明第一實(shí)施方式中的一樣，因而此處省略了對(duì)此的詳細(xì)描述。保護(hù)電路103-4為防止大信號(hào)輸入至放大器電路105的電路，且可與電阻元件104并聯(lián)設(shè)置在放大器電路105和電感器102之間。具體地，保護(hù)電路103-4可包括第一 MOS晶體管組130、與第一 MOS晶體管組130并聯(lián)設(shè)置的第二 MOS晶體管組140、開關(guān)晶體管151至153、開關(guān)晶體管161至163以及連接控制單元170。第一 MOS晶體管組130包括多個(gè)串聯(lián)設(shè)置的MOS晶體管131至133，且各MOS晶體管131至133 二極管在相同的方向上連接。同時(shí)，圖9示出了 MOS晶體管131至133組成第一 MOS晶體管組130的實(shí)例，但并不具體限制組成第一 MOS晶體管組130的MOS晶體管的數(shù)量。另外，MOS晶體管131至133的閾值特性可以相同或不同。第二 MOS晶體管組140包括多個(gè)串聯(lián)設(shè)置的MOS晶體管141至143，各MOS晶體管141至143相對(duì)于MOS晶體管131至133 二極管在相反的方向上連接。同時(shí)，圖9示出了三個(gè)MOS晶體管141至143組成第二 MOS晶體管組140的實(shí)例，但并不具體限制組成第
二MOS晶體管組140的MOS晶體管的數(shù)量。另外，MOS晶體管141至143的閾值特性可以相同或不同。開關(guān)晶體管151至153可根據(jù)由連接控制單元170執(zhí)行的控制將相應(yīng)的MOS晶體管131至133的源極和漏極短路。例如，當(dāng)控制電壓通過連接控制單元170施加至開關(guān)晶體管151的柵極時(shí)，電壓傳導(dǎo)通過開關(guān)晶體管151，MOS晶體管131的源極和漏極被短路。同樣地，開關(guān)晶體管161至163可根據(jù)由連接控制單元170執(zhí)行的控制將相應(yīng)的MOS晶體管141至143的源極和漏極短路。例如，當(dāng)控制電壓通過連接控制單元170施加至開關(guān)晶體管161的柵極時(shí)，電壓傳導(dǎo)通過開關(guān)晶體管161，MOS晶體管141的源極和漏極被短路。連接控制單元170通過向開關(guān)晶體管151至153和開關(guān)晶體管161至163的柵極施加控制電壓，來控制組成第一 MOS晶體管組130和第二 MOS晶體管組140的各MOS晶體管的源極和漏極的短路。(根據(jù)第四實(shí)施方式的LNA的操作)以上描述了根據(jù)本發(fā)明第四實(shí)施方式的LNA14-4的配置。接下來，將描述根據(jù)本發(fā)明第四實(shí)施方式的LNA14-4的操作。在本發(fā)明的第四實(shí)施方式中，通過將第一 MOS晶體管組130中源極和漏極未被短路的MOS晶體管的閾值電壓之和加上偏壓而得到的值可以為上限電壓。即，當(dāng)假設(shè)源極和漏極未被短路的MOS晶體管的數(shù)量為NI，且各MOS晶體管的閾值電壓Vth相同時(shí)，上限電壓表示為(偏壓+Nl*Vth)。此外，通過從偏壓減去第二 MOS晶體管組140中源極和漏極未被短路的MOS晶體管的閾值電壓之和而得到的值可以為下限電壓。即，當(dāng)假設(shè)源極和漏極未被短路的MOS晶體管的數(shù)量為N2,且各MOS晶體管的閾值電壓Vth相同時(shí)，下限電壓表不為(偏壓-N2*Vth)。當(dāng)輸入大于上限電壓(偏壓+Nl*Vth)的信號(hào)時(shí)，電壓傳導(dǎo)通過第一 MOS晶體管組130中源極和漏極未被短路的MOS晶體管，從而將信號(hào)值限制為上限電壓。同樣地，當(dāng)向輸入端子101輸入小于下限電壓(偏壓_N2*Vth)的信號(hào)時(shí)，電壓傳導(dǎo)通過第二 MOS晶體管組140中源極和漏極未被短路的MOS晶體管，從而將信號(hào)值限制為下限電壓。為此，如圖10所示，當(dāng)輸入具有低幅值的信號(hào)時(shí)，第一 MOS晶體管組130和第二MOS晶體管組140并不運(yùn)行，因此輸入信號(hào)保持原樣地輸入至放大器電路105。同時(shí)，當(dāng)輸入具有高幅值的信號(hào)時(shí)，通過上限電壓和下限電壓施加限制，從而輸入至放大器電路105的電壓的幅值受到限制。(第四實(shí)施方式的效果)如上所述，根據(jù)本發(fā)明的第四實(shí)施方式，可以通過控制各MOS晶體管的源極和漏極的短路來調(diào)節(jié)上限電壓和下限電壓，從而，可適當(dāng)?shù)乇Ｗo(hù)輸入晶體管114免于過輸入信號(hào)。此外，當(dāng)?shù)谝籑OS晶體管組130由具有不同閾值電壓的MOS晶體管組成時(shí)，可以通過組合源極和漏極未被短路的MOS晶體管來設(shè)置多個(gè)上限電壓。同樣地，當(dāng)?shù)诙?MOS晶體管組140由具有不同閾值電壓的MOS晶體管組成時(shí)，可以通過組合源極和漏極未被短路的MOS晶體管設(shè)置多個(gè)下限電壓。 〈6 第五實(shí)施方式〉(根據(jù)第五實(shí)施方式的LNA的配置)圖11是示出了根據(jù)本發(fā)明第五實(shí)施方式的LNA14-5的電路配置的示圖。如圖11所示，根據(jù)本發(fā)明第五實(shí)施方式的LNA14-5包括:輸入端子101、電感器102、保護(hù)電路103-5、電阻元件104、放大器電路105以及輸出端子106。除保護(hù)電路103-5之外，其他部件與本發(fā)明第一實(shí)施方式中的一樣，因而此處省略了對(duì)此的詳細(xì)描述。保護(hù)電路103-5是用于防止大信號(hào)輸入至放大器電路105的電路，且可與電阻元件104并聯(lián)設(shè)置在放大器電路105和電感器102之間。具體地，保護(hù)電路103-5可包括MOS晶體管121、MOS晶體管122、源極跟隨電路I以及源極跟隨電路2。MOS晶體管121的漏極連接至輸入晶體管114的柵極，而其源極連接至偏壓。此夕卜，MOS晶體管122的源極連接至輸入晶體管114的柵極，而其漏極連接至偏壓。源極跟隨電路I可包括MOS晶體管123 (第三晶體管)和MOS晶體管124。MOS晶體管124的柵極連接至MOS晶體管121的漏極，漏極連接至電源電壓VDD，而源極連接至MOS晶體管123。同時(shí)，MOS晶體管123的漏極連接至MOS晶體管121的柵極，而柵極則連接至可變偏壓5。此外，源極跟隨電路2可包括MOS晶體管125 (第四晶體管)和MOS晶體管126。MOS晶體管126的柵極連接至MOS晶體管122的漏極，漏極連接至電源電壓VDD，而源極則連接至MOS晶體管125。同時(shí)，MOS晶體管125的漏極連接至MOS晶體管122的柵極，而柵極則連接至可變偏壓6。(根據(jù)第五實(shí)施方式的LNA的操作)以上描述了根據(jù)本發(fā)明第五實(shí)施方式的LNA14-5的配置。接下來，將描述根據(jù)本發(fā)明第五實(shí)施方式的LNA14-5的操作。在本發(fā)明的第五實(shí)施方式中，偏壓、MOS晶體管121的閾值電壓以及AV3之和可以為上限電壓。這里，Λ V3為由源極跟隨電路I生成并由可變電壓5調(diào)節(jié)的輸入和輸出電壓之間的電壓變量。此外，通過從偏壓減去MOS晶體管122的閾值電壓Vth以及AV4而得到的值可以為下限電壓。這里，Λ V4為由源極跟隨電路2生成并由可變偏壓6調(diào)節(jié)的輸入和輸出電壓之間的電壓變量。為此，如圖12所示，在輸入具有低幅值的信號(hào)的情況下，MOS晶體管121和MOS晶體管122并不運(yùn)行，因此輸入信號(hào)保持原樣地輸入至放大器電路105。同時(shí)，在輸入具有高幅值的信號(hào)的情況下，通過上限電壓和下限電壓施加限制，從而輸入至放大器電路105的電壓的幅值受到限制。(第五實(shí)施方式的效果)如上所述，根據(jù)本發(fā)明的第五實(shí)施方式，上限電壓和下限電壓可以通過連接至源極跟隨電路的可變偏壓調(diào)節(jié)，從而可以適當(dāng)?shù)乇Ｗo(hù)輸入晶體管114免于過輸入信號(hào)。<7.結(jié)論〉如上所述，根據(jù)本發(fā)明各實(shí)施方式的LNA14-1至LNA14-5可以適當(dāng)?shù)乇Ｗo(hù)放大器電路免于過輸入信號(hào)而同時(shí)抑制噪聲指數(shù)的劣化。此外，根據(jù)本發(fā)明第二至第五實(shí)施方式，可以通過調(diào)節(jié)限制輸入信號(hào)的上限電壓和下限電壓來更適當(dāng)?shù)乇Ｗo(hù)LNA14-1至LNA14-5的輸入晶體管114。如上所述，根據(jù)本發(fā)明的實(shí)施方式能夠?qū)⑦^輸入信號(hào)限制在可調(diào)節(jié)的上限電壓和下限電壓的范圍內(nèi)，而同時(shí)抑制噪聲指數(shù)的劣化。同時(shí)，盡管參考附圖詳述了本發(fā)明的最佳實(shí)施方式，但本發(fā)明并不限于上述實(shí)施方式。顯而易見，在權(quán)利要求所描述的本發(fā)明的技術(shù)范圍內(nèi)，本發(fā)明所屬領(lǐng)域的普通技術(shù)人員可得到各種變形和修改，因此，應(yīng)理解的是，這些修改和變形包含在本發(fā)明的技術(shù)范圍內(nèi)。
權(quán)利要求
1.一種放大器電路，包括: 輸入晶體管； 電阻元件，具有連接至所述輸入晶體管的柵極的第一端子和連接至偏壓的第二端子；以及 保護(hù)電路，連接至所述輸入晶體管的柵極并將對(duì)所述輸入晶體管的柵極的輸入限制在基于所述偏壓可調(diào)節(jié)的上限電壓和下限電壓之間的范圍內(nèi)。
2.根據(jù)權(quán)利要求1所述的放大器電路，其中，所述保護(hù)電路包括: 第一 MOS晶體管,為二極管連接的；以及 第二 MOS晶體管，與所述第一 MOS晶體管并聯(lián)，并且相對(duì)于 所述第一 MOS晶體管在相反的方向上連接二極管。
3.根據(jù)權(quán)利要求2所述的放大器電路，其中，所述第一MOS晶體管的源極和所述第二MOS晶體管的漏極連接至可變偏壓。
4.根據(jù)權(quán)利要求2所述的放大器電路，其中，所述第一MOS晶體管的源極和所述第二MOS晶體管的漏極連接至偏壓；以及 所述第一 MOS晶體管的本體端和所述第二 MOS晶體管的本體端連接至可變偏壓。
5.根據(jù)權(quán)利要求1所述的放大器電路，其中，所述保護(hù)電路包括: 第一MOS晶體管組，包括多個(gè)串聯(lián)的MOS晶體管，各MOS晶體管在相同的方向上連接二極管； 第二 MOS晶體管組，與所述第一 MOS晶體管組并聯(lián)設(shè)置，并包含多個(gè)串聯(lián)設(shè)置的MOS晶體管，各MOS晶體管相對(duì)于包含在所述第一 MOS晶體管組內(nèi)的MOS晶體管在相反的方向上連接二極管；以及 連接控制單元，控制包含在所述第一MOS晶體管組和所述第二MOS晶體管組中的各MOS晶體管的源極和漏極的短路。
6.根據(jù)權(quán)利要求2所述的放大器電路，其中，所述保護(hù)電路還包括: 第一源極跟隨電路，包括漏極連接至預(yù)定電壓的第三晶體管； 以及 第二源極跟隨電路，包括漏極連接至預(yù)定電壓的第四晶體管， 其中，所述第三MOS晶體管的漏極連接至所述第一 MOS晶體管的柵極， 所述第四MOS晶體管的漏極連接至所述第二 MOS晶體管的柵極，以及 所述第三MOS晶體管和所述第四MOS晶體管的柵極連接至可變偏壓。
全文摘要
本發(fā)明涉及一種放大器電路。根據(jù)本發(fā)明的實(shí)施方式可以將過輸入信號(hào)限制在可調(diào)節(jié)的上限電壓和下限電壓之間的范圍內(nèi)，而同時(shí)抑制噪聲指數(shù)的劣化。放大器電路包括輸入晶體管；電阻元件，具有連接至輸入晶體管的柵極的第一端子和連接至偏壓的第二端子；以及保護(hù)電路，連接至輸入晶體管的柵極并將向輸入晶體管的柵極的輸入限制在基于偏壓可調(diào)節(jié)的上限電壓和下限電壓之間的范圍內(nèi)。
文檔編號(hào)H03F1/26GK103138683SQ20121036087
公開日2013年6月5日 申請(qǐng)日期2012年9月21日 優(yōu)先權(quán)日2011年11月22日
發(fā)明者村上忠正 申請(qǐng)人:三星電機(jī)株式會(huì)社