時間常數的校正電路及校正方法
【專利摘要】本發(fā)明公開了一種時間常數的校正電路及校正方法，用以校正調制器的第一電路的時間常數，調制器用于將模擬信號轉換成數字序列，其中，該校正電路包括：第二電路，與第一電路具有實質上相同的結構，用于產生第一電路輸出信號的參考信號；比較電路，用于比較參考信號和第一電路的輸出信號，產生輸出信號與參考信號的比較信號；逼近電路，用于依據比較信號產生校正信號，將校正信號輸入第一電路，以校正第一電路的時間常數。通過本發(fā)明，逐次逼近自動校正，克服了手工調諧電路的缺陷，并避免了相關技術中自動調諧功能實現復雜的問題。
【專利說明】時間常數的校正電路及校正方法
【技術領域】
[0001]本發(fā)明涉及通信領域，具體而言，涉及一種時間常數的校正電路及校正方法。
【背景技術】
[0002]sigma-delta模數轉換器是指用最為廣泛的過采樣模數轉換器(Analog-DigitalConverter，簡稱為ADC)。模擬部分主要由采樣電路、積分器、ADC和DAC幾大部分構成。根據積分器結構的不同，又分為離散時間sigma-delta模數轉換器(簡稱DTSDADC)和連續(xù)時間sigma-delta模數轉換器(簡稱CTSD ADC)。DTSD ADC主要應用于音頻系統(tǒng)等低速、高精度領域中，且應用已經相當成熟。相比DTSD ADC, CTSD ADC具有抗混疊、高速、低功耗等優(yōu)點，使得CTSD ADC成為了近些年的研究熱點。但是CTSD ADC也有缺陷，例如，對時鐘抖動較為敏感，非零環(huán)路延時對穩(wěn)定性有較大的影響，積分器的時間常數隨著工藝溫度也有較大的偏差。對于CTSD ADC的應用才剛剛起步，目前只有美國國家半導體公司發(fā)布的一款產品，ADC12EU050。CTSD ADC在指標的定位上，與其他種類的ADC相比，主要定位在中等分辨率，中等速度，低功耗的產品上。
[0003]CTSD ADC是采用RC結構的積分器，如圖1所示，為一個連續(xù)時間積分器，如果運放
的增益非常大，它的輸出電壓可以表示為:
【權利要求】
1.一種時間常數的校正電路，用以校正調制器的第一電路的時間常數，所述調制器用于將模擬信號轉換成數字序列，其特征在于，該校正電路包括: 第二電路，與所述第一電路具有實質上相同的結構，用于產生所述第一電路輸出信號的參考信號； 比較電路，用于比較所述參考信號和所述第一電路的輸出信號，產生所述輸出信號與所述參考信號的比較信號； 逼近電路，用于依據所述比較信號產生校正信號，將所述校正信號輸入所述第一電路，以校正所述第一電路的時間常數。
2.根據權利要求1所述的校正電路，其特征在于，還包括: 第一采樣保持電路，藕接于所述第二電路的輸出端與所述比較電路之間，用于將所述參考信號轉換成參考序列； 第二采樣保持電路，藕接于所述第一電路的輸出端與所述比較電路之間，用于將所述輸出信號轉換成輸出序列。
3.根據權利要求2所述的校正電路，其特征在于，所述第一采樣保持電路與所述第二采樣保持電路為S/Η采樣電路。
4.根據權利要求1所述的校正電路，其特征在于，所述第一電路為RC結構的積分器，所述第二電路為RC結構的積分器。
5.根據權利要求4所述的校正電路，其特征在于，所述逼近電路依據其產生的校正信號調整所述第一電路的電容C和/或所述第一電路的電阻R的大小，以校正所述RC結構的積分器的時間常數。
6.根據權利要求1所述的校正電路，其特征在于，所述逼近電路為逐次逼近寄存器SAR。
7.根據權利要求1所述的校正電路，其特征在于，所述比較電路為電壓比較器。
8.一種時間常數的校正方法，用以校正調制器的第一電路的時間常數，所述調制器用于將模擬信號轉換成數字序列，其特征在于，該方法包括: 輸入一輸入信號至第一電路和第二電路，其中，所述第二電路與所述第一電路具有實質上相同的結構，用于產生所述第一電路輸出信號的參考信號； 比較所述參考信號和所述第一電路的輸出信號，產生所述輸出信號與所述參考信號的比較信號； 通過逼近電路依據所述比較信號產生校正信號，將所述校正信號輸入所述第一電路，以校正所述第一電路的時間常數。
9.根據權利要求8所述的方法，其特征在于，比較所述參考信號和所述第一電路的輸出信號之前，還包括: 將所述參考信號通過第一采樣保持電路轉換為參考序列；以及 將所述第一電路的輸出信號通過第二采樣保持電路轉換成輸出序列。
【文檔編號】H03M1/10GK103546153SQ201210245483
【公開日】2014年1月29日 申請日期:2012年7月16日 優(yōu)先權日:2012年7月16日
【發(fā)明者】郝穎麗, 王飛 申請人:中興通訊股份有限公司