專利名稱：一種多通道高速同步d/a轉(zhuǎn)換輸出裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電力系統(tǒng)信號發(fā)生的技術(shù)領(lǐng)域，涉及一種多通道高速同步D/A轉(zhuǎn)換輸出裝置。
背景技術(shù)：
目前D/A轉(zhuǎn)換輸出控制電路中多采用DSP作為處理控制單元，既承擔(dān)著數(shù)據(jù)處理的功能，還起到邏輯控制的作用。雖然DSP非常適于做信號處理算法，能夠發(fā)生復(fù)雜行波信號的暫態(tài)信號，但DSP不適合做快速的邏輯控制，并且不適于配置大容量的外置存儲器，且滿足要求的DSP芯片成本相當(dāng)高，故使用DSP作為邏輯控制單元進(jìn)行D/A轉(zhuǎn)換輸出的控制是不合適的。
發(fā)明內(nèi)容(一)技術(shù)問題本實(shí)用新型解決了電力系統(tǒng)現(xiàn)有的多通道數(shù)模轉(zhuǎn)換高速同步輸出的問題。( 二 )技術(shù)方案本實(shí)用新型公開了一種多通道高速同步D/A轉(zhuǎn)換輸出裝置，該裝置包括GPS時鐘、 功能控制器、至少六個邏輯控制器、至少六個存儲器和至少六個D/A轉(zhuǎn)換器，所述GPS時鐘與所述功能控制器相連，所述功能控制器與所述至少六個邏輯控制器相連，每個所述邏輯控制器連接至少一個所述存儲器和至少一個所述D/A轉(zhuǎn)換器，所述至少六個存儲器與所述至少六個D/A轉(zhuǎn)換器兩兩相連。進(jìn)一步，所述功能控制器為DSP。進(jìn)一步，所述邏輯控制器為FPGA。進(jìn)一步，所述存儲器為RAM。(三)有益效果本實(shí)用新型公開的一種多通道高速同步D/A轉(zhuǎn)換輸出裝置可提供高精度的時間校準(zhǔn)和同步輸出。

圖1為本實(shí)用新型的多通道高速同步D/A轉(zhuǎn)換輸出裝置第一種實(shí)現(xiàn)方式的結(jié)構(gòu)示意圖。圖2為本實(shí)用新型的多通道高速同步D/A轉(zhuǎn)換輸出裝置第二種實(shí)現(xiàn)方式的結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例對本實(shí)用新型作進(jìn)一步的詳細(xì)說明。如圖1、圖2所示，本實(shí)用新型的多通道高速同步D/A轉(zhuǎn)換輸出裝置包括一個GPS時鐘101，一個功能控制器102，至少六個邏輯控制單元103，至少六個存儲器104，以及至少六個D/A轉(zhuǎn)換器105。GPS時鐘101通過信號線與功能控制器102相連，用于采集外部時鐘。功能控制器102分別與至少六個邏輯控制單元103相連，一方面，功能控制器102接收 GPS時鐘101采集的外部時鐘，進(jìn)行內(nèi)部時鐘的校準(zhǔn)，獲得高精度的校準(zhǔn)時鐘，并將該校準(zhǔn)時鐘同時發(fā)送至六個邏輯控制單元103，從而為D/A轉(zhuǎn)換提供同步輸出時鐘，提高了控制精度，另一方面，功能控制器102同時向至少六個邏輯控制單元103發(fā)出D/A轉(zhuǎn)換的啟動或停止信號，控制D/A轉(zhuǎn)換的開始或結(jié)束，該功能控制模塊可以是DSP。至少六個邏輯控制單元 103分別連接至少一個存儲器104和至少一個D/A轉(zhuǎn)換器105，每個存儲器104與一個D/A 轉(zhuǎn)換器105相連，當(dāng)每個邏輯控制單元連接一個存儲器104和一個D/A轉(zhuǎn)換器105時(參見圖1)，每個邏輯控制單元103根據(jù)接收到的校準(zhǔn)時鐘信號，控制與其相連的存儲器104向與該存儲器相連的D/A轉(zhuǎn)換器105發(fā)送數(shù)據(jù)，由D/A轉(zhuǎn)換器105進(jìn)行數(shù)模轉(zhuǎn)換，以模擬信號的形式輸出，當(dāng)每個邏輯控制單元連接兩個存儲器104和兩個D/A轉(zhuǎn)換器105時(參見圖 2)，每個邏輯控制單元103根據(jù)接收到的校準(zhǔn)時鐘信號，分別控制存儲器104向與其相連的 D/A轉(zhuǎn)換器105發(fā)送數(shù)據(jù)，由D/A轉(zhuǎn)換器105進(jìn)行數(shù)模轉(zhuǎn)換，以模擬信號的形式輸出，該邏輯控制單元可以是FPGA，該存儲器可以是RAM。此外，一個邏輯控制單元103連接三個或三個以上的存儲器104和D/A轉(zhuǎn)換器105的工作原理與其連接兩個存儲器104和D/A轉(zhuǎn)換器 105的原理相同，故在此不再贅述。本實(shí)用新型優(yōu)選的實(shí)施方式為，采用一個GPS時鐘，一個DSP，六個FPGA、十二個存儲器和十二個D/A轉(zhuǎn)換器，其中每個FPGA連接兩個存儲器和兩個D/A轉(zhuǎn)換器，每個存儲器連接一個D/A轉(zhuǎn)換器，每個FPGA以相同的精確時鐘，控制與其相連的兩個存儲器向與該存儲器相連的D/A轉(zhuǎn)換器中發(fā)送數(shù)據(jù)，經(jīng)D/A轉(zhuǎn)換器進(jìn)行數(shù)模轉(zhuǎn)換后，實(shí)現(xiàn)12路D/A同步轉(zhuǎn)換輸出，即可輸出6個電壓和6個電流，能夠滿足現(xiàn)有行波雙端測距儀的校驗要求。此外，通過GPS時鐘還可實(shí)現(xiàn)D/A轉(zhuǎn)換的異地精確時鐘校準(zhǔn)。以上實(shí)施方式僅用于說明本實(shí)用新型，而并非對本實(shí)用新型的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本實(shí)用新型的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本實(shí)用新型的范疇，本實(shí)用新型的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求1.一種多通道高速同步D/A轉(zhuǎn)換輸出裝置，其特征在于，所述裝置包括GPS時鐘、功能控制器、至少六個邏輯控制器、至少六個存儲器和至少六個D/A轉(zhuǎn)換器，所述GPS時鐘與所述功能控制器相連，所述功能控制器分別與所述至少六個邏輯控制器相連，每個所述邏輯控制器連接至少一個所述存儲器和至少一個所述D/A轉(zhuǎn)換器，所述至少六個存儲器與所述至少六個D/A轉(zhuǎn)換器兩兩相連。
2.根據(jù)權(quán)利要求1所述的多通道高速同步D/A轉(zhuǎn)換輸出裝置，其特征在于，所述功能控制器為DSP。
3.根據(jù)權(quán)利要求1或2所述的多通道高速同步D/A轉(zhuǎn)換輸出裝置，其特征在于，所述邏輯控制器為FPGA。
4.根據(jù)權(quán)利要求1或2所述的多通道高速同步D/A轉(zhuǎn)換輸出裝置，其特征在于，所述存儲器為RAM。
5.根據(jù)權(quán)利要求3所述的多通道高速同步D/A轉(zhuǎn)換輸出裝置，其特征在于，所述存儲器為 RAM。
專利摘要本實(shí)用新型屬于電力系統(tǒng)信號發(fā)生的技術(shù)領(lǐng)域，涉及一種多通道高速同步D/A轉(zhuǎn)換輸出裝置。該裝置包括GPS時鐘、功能控制器、至少六個邏輯控制器、至少六個存儲器和至少六個D/A轉(zhuǎn)換器，所述GPS時鐘與所述功能控制器相連，所述功能控制器分別與所述至少六個邏輯控制器相連，每個所述邏輯控制器連接至少一個所述存儲器和至少一個所述D/A轉(zhuǎn)換器，所述至少六個存儲器與所述至少六個D/A轉(zhuǎn)換器兩兩相連，可提供高精度的時間校準(zhǔn)和同步輸出。
文檔編號H03M1/66GK202019350SQ201120041299
公開日2011年10月26日 申請日期2011年2月18日 優(yōu)先權(quán)日2011年2月18日
發(fā)明者李治兵, 甄威, 胡志琳, 陳衛(wèi), 黃震 申請人:北京博電新力電氣股份有限公司, 四川電力科學(xué)研究院