雙串式數(shù)模轉(zhuǎn)換器(dac)和相關(guān)電路、系統(tǒng)以及方法
【專利說明】雙串式數(shù)模轉(zhuǎn)換器(DAC)和相關(guān)電路、系統(tǒng)以及方法
[0001]優(yōu)先權(quán)串請
[0002]本申請涉及于2013年3月15日提交的題為“雙串式數(shù)模轉(zhuǎn)換器(DAC)和相關(guān)電路、系統(tǒng)以及方法”的美國專利申請序列號N0.13/834，041，所述美國專利申請全部內(nèi)容通過引入合并于此。
[0003]相關(guān)申請
[0004]本申請涉及于2013年3月15日提交的題為“極性補償雙串式數(shù)模轉(zhuǎn)換器(DAC)和相關(guān)電路、系統(tǒng)以及方法”的美國專利申請序列號N0.13/834，184，所述美國專利申請全部內(nèi)容通過引入合并于此。
技術(shù)領(lǐng)域
[0005]本發(fā)明的領(lǐng)域涉及雙串式數(shù)模轉(zhuǎn)換器(DAC)，尤其涉及設(shè)置在其中的初級分壓器和次級分壓器的互連和切換。
【背景技術(shù)】
[0006]數(shù)模轉(zhuǎn)換器(DAC)是一種把數(shù)字碼轉(zhuǎn)換為表示性模擬信號的裝置。例如，轉(zhuǎn)換后的模擬信號可以是先前由模數(shù)轉(zhuǎn)換器(ADC)轉(zhuǎn)換為數(shù)字碼的原始模擬信號的重新構(gòu)造。ADC和DAC的共同用途是將媒體裝置(例如，電視、蜂窩電話、MP3播放器等)的聲頻和視頻信號從模擬符號表示轉(zhuǎn)換成數(shù)字信號表示，或者相反。
[0007]一種類型的DAC是雙串式DAC。相比較單電阻器串式DAC，雙電阻器串式DAC (又被稱為“雙串式DAC”)需要更少的電阻器和開關(guān)來將數(shù)字碼轉(zhuǎn)換成模擬信號表示。雙串式DAC包含產(chǎn)生數(shù)字碼的粗略轉(zhuǎn)換的第一電阻器串。雙串式DAC的第二電阻器串產(chǎn)生從第一電阻器串接收的數(shù)字碼的粗略轉(zhuǎn)換的更精細插值，以提供給出數(shù)字碼的模擬信號表示的輸出電壓。例如，如果雙串式DAC經(jīng)配置以把六(6)位二進制數(shù)字碼轉(zhuǎn)換成六十四(64)個獨特的轉(zhuǎn)換(即，26個轉(zhuǎn)換)，那么雙串式DAC的每個電阻器串可以每個包含八(8)個電阻器，總共十六(16)個電阻器，與在單串式DAC中設(shè)置的六十四(64)個電阻器不同。
[0008]例如，圖1示出示例性雙串式DAClO (本文稱為“DAC10”)。DAClO通過在初級分壓電路12 (本文稱為“初級分壓器12”)兩端施加接收到的輸入電壓Vin來工作。初級分壓器12通過將初級電阻器串14中的多個初級電阻器R(O)-R(N-1)兩端的輸入電壓Vin在初級電阻器R(O)-R(N-1)之間的節(jié)點的所選電阻器節(jié)點對隊(O)-隊(N)處分壓來提供粗略電壓(即，模擬信號)值。例如，如果N等于十六(16)，這意味著初級分壓器12提供的初級電阻器R(O)-R(N-1)的數(shù)量總共為十六(16)。在這個實例中，初級分壓器12提供十六(16)個獨特的初級分電壓，這可以通過提供給初級分壓器12用于轉(zhuǎn)換的數(shù)字碼的四(4)個二進制位來選擇。例如，數(shù)字DAC輸入碼15的各個位(以下稱作“DAC輸入碼15”)用于選擇初級電壓，如圖1所示。在這個實例中，DAC輸入碼15的最高有效的N位用于選擇初級電壓。粗略的初級分電壓值由初級開關(guān)單元16選擇，初級開關(guān)單元16選擇一對初級開關(guān)U(0)-U(2N-1)來選擇初級電阻器串14中的多個所選電阻器節(jié)點對隊(O)-NJN)當中的所選的電阻器節(jié)點對隊，以選擇一個初級分電壓作為所選的粗略的初級分電壓vp。此所選的粗略的初級分電壓Vp施加在次級分壓電路18(本文稱為“次級分壓器18”)兩端。
[0009]繼續(xù)參考圖1，次級分壓器18設(shè)置在DAClO中，并經(jīng)配置以將所選的粗略的初級分電壓Vp進一步劃分成多個更精細的次級電壓。在此方面，次級分壓器18包括多個次級電阻器Rs (O)-Rs (Y-1)以形成次級電阻器串20。與初級電阻器串14類似，次級電阻器串20將來自初級分壓器12的所施加的初級電壓分成更精細的內(nèi)插的次級電壓。由于初級電壓被施加在次級電阻器串20的兩端，所以次級輸出電壓Vciut通過次級分壓器開關(guān)22來選擇。例如，如果Y等于三十二(32)，即在次級分壓器18中設(shè)置的次級電阻器Rs(O)-Rs(Y-1)的數(shù)量總共為三十二(32)個，那么次級分壓器18將提供三十二(32)個獨特的次級分電壓。所述三十二(32)個獨特的次級分電壓可通過提供給次級分壓器18的五(5)個二進制數(shù)字碼位來進行選擇。例如，用于選擇次級電壓的DAC輸入碼15的各個位可以包括DAC輸入碼15的五(5)位最低有效位(LSB)。更精細的內(nèi)插次級電壓值通過選擇電阻器節(jié)點Not*次級分壓器開關(guān)22選擇。所選的電阻器節(jié)點N JA次級電阻器串20中的電阻器節(jié)AN OT(0)-NSJY)當中選擇，以提供表示轉(zhuǎn)換后的DAC輸入碼15的最終次級輸出電壓V-。
[0010]如圖1所示，當所選的粗略的初級分電壓Vp被施加在DAClO中次級分壓器18的次級電阻器串20的兩端時，所選的初級電阻器R(O)-R(N-1)被布置為與次級電阻器串20并聯(lián)。所選的初級電阻器R(O)-R(N-1)與次級電阻器串20的并聯(lián)布置通常將改變所選的初級電阻器R (O) -R (N-1)的有效電阻特性。改變后的有效電阻特性的效果對所選的粗略初級分電壓Vp進行調(diào)節(jié)，由此將對于DAC輸入碼15而言不正確的所選粗略初級分電壓V p提供給次級電阻器串20。為了防止次級電阻器串20改變所選的初級電阻器R(O)-R(N-1)兩端的所選的粗略的初級分電壓Vp，設(shè)置隔離電路VF1、VF2。
[0011]繼續(xù)參考圖1，隔離電路VFl、VF2被設(shè)置在初級電阻器串14與次級電阻器串20之間。在本實例中，隔離電路VFl、VF2是運算放大器。運算放大器VFl、VF2中的每一個被配置為電壓跟隨器模式，以保持被施加在本實例中的次級電阻器串20兩端的所選的粗略的初級分電壓Vp。運算放大器VF1、VF2通過將初級分壓器12的電流與次級分壓器18隔離，來保持次級電阻器串20兩端的理想電壓。將初級分壓器12與次級分壓器18隔離的效果是保持初級分壓器12的原始電阻特性，從而在DAClO的初級分壓器12和次級分壓器18上保持可預(yù)測的線性分壓。然而，設(shè)置運算放大器VF1、VF2的代價是，增加面積使用、功耗和因為運算放大器VF1、VF2需要穩(wěn)定時間而性能變慢。

【發(fā)明內(nèi)容】

[0012]在【具體實施方式】中公開的實施例包含雙串式數(shù)模轉(zhuǎn)換器(DAC)以及相關(guān)電路、系統(tǒng)和方法。在本文所公開的實施例中，雙串式DAC的初級分壓器由至少一個調(diào)節(jié)電路組成。所述調(diào)節(jié)電路經(jīng)配置以響應(yīng)于初級開關(guān)單元選擇所選的電阻器節(jié)點對，在次級分壓電路兩端保持所選電阻器節(jié)點對的理想電壓。以這種方式，雙串式DAC的初級分壓器與次級分壓電路之間不需要阻抗隔離。由此，作為非限制性實例，，在用于雙串式DAC的集成電路(IC)上的面積可以減小，雙串式DAC的功耗可以降低，和/或雙串式DAC可由于不需要穩(wěn)定時間而提尚性能。
[0013]在此方面，在一個實施例中，提供了一種雙串式DAC的初級分壓器。雙串式DAC的初級分壓器包括具有總電阻的初級電阻器串。所述初級電阻器串包括多個電阻器節(jié)點，所述多個電阻器節(jié)點經(jīng)配置以將施加在所述初級電阻器串兩端的DAC輸入電壓分成多個分電壓電平。初級開關(guān)單元經(jīng)配置以接收DAC輸入碼，并且在多個電阻器節(jié)點電路當中選擇一電阻器節(jié)點電路。所述電阻器節(jié)點電路包括基于所述DAC輸入碼在所述初級電阻器串的所述多個電阻器節(jié)點當中選擇的電阻器節(jié)點對，以將所述選擇電阻器節(jié)點對兩端的分電壓電平耦合到所述雙串式DAC的次級分壓電路。所述初級分壓器進一步包括至少一個調(diào)節(jié)電路，所述至少一個調(diào)節(jié)電路包括至選擇電阻器節(jié)點的至少一個第一部分電阻。所述至少一個調(diào)節(jié)電路經(jīng)配置以響應(yīng)于所述初級開關(guān)單元選擇所述選擇電阻器節(jié)點對，在所述次級分壓電路兩端保持所述選擇電阻器節(jié)點對的理想電壓。保持所述理想電壓無需所述初級分壓器與所述次級分壓電路之間的阻抗隔離。以這種方式，作為非限制性實例，在用于DAC的集成電路(IC)上的面積可以減小，DAC的功耗可以降低，和/或DAC可由于不需要穩(wěn)定時間而提尚性能。
[0014]在另一個實施例中，提供一種雙串式數(shù)模轉(zhuǎn)換器DAC的初級分壓器，其用于對一系列電阻節(jié)點兩端的總電壓進行分壓。所述初級分壓器包括用于對具有總電阻的初級電阻器串兩端的總電壓進行分壓的裝置。所述初級電阻器串包括多個電阻器節(jié)點，所述多個電阻器節(jié)點經(jīng)配置以將施加在所述初級電阻器串兩端的DAC輸入電壓分為多個分電壓電平。所述初級分壓器進一步包括用于選擇電阻器節(jié)點電路的裝置，所述電阻器節(jié)點電路包括在所述初級電阻器串的所述多個電阻器節(jié)點當中選擇的電阻器節(jié)點對。所述用于選擇電阻器節(jié)點電路的裝置是基于DAC輸入碼，以將所述選擇電阻器節(jié)點對兩端的分電壓電平耦合到所述雙串式DAC的次級分壓電路。所述初級分壓器進一步包括用于調(diào)節(jié)選擇電阻器節(jié)點的電阻的裝置。所述用于調(diào)節(jié)電阻的裝置包括至少一個第一部分電阻，以響應(yīng)于初級開關(guān)單元選擇所述選擇電阻器節(jié)點對，在所述次級分壓電路兩端保持所述選擇電阻器節(jié)點對的理想電壓。
[0015]在另一個實施例中，提供一種用于在雙串式數(shù)模轉(zhuǎn)換器DAC中進行分壓的方法。所述方法包括:對所述總電壓進行分壓，并且初級電阻器串具有總電阻。所述初級電阻器串包括多個電阻器節(jié)點，所述多個電阻器節(jié)點經(jīng)配置以將施加在所述初級電阻器串兩端的DAC輸入電壓分為多個分電壓電平。所述方法進一步包括:選擇電阻器節(jié)點電路，所述電阻器節(jié)點電路包括基于DAC輸入碼在所述初級電阻器串的所述多個電阻器節(jié)點當中選擇的電阻器節(jié)點對，以將所述選擇電阻器節(jié)點對兩端的分電壓電平耦合到所述雙串式DAC的次級分壓電路。所述方法進一步包括:響應(yīng)于初級開關(guān)單元選擇所述選擇電阻器節(jié)點對，用至少一個第一部分電阻調(diào)節(jié)選擇電阻器節(jié)點的電阻，以在所述次級分壓電路兩端保持所述選擇電阻器節(jié)點對的理想電壓。
【附圖說明】
[0016]圖1是示例性雙串式數(shù)模轉(zhuǎn)換器(DAC)的方框圖，所述示例性雙串式數(shù)模轉(zhuǎn)換器包含作用為粗略分壓器的初級分壓電路，以及對從初級分壓電路選擇的粗略電壓進行內(nèi)插以產(chǎn)生數(shù)字碼的模擬信號表示的次級分壓電路；
[0017]圖2是調(diào)節(jié)電路的示例性概括表示，所述調(diào)節(jié)電路可以設(shè)置在雙串式DAC中，其中所述調(diào)節(jié)電路經(jīng)配置以向所選的電阻器節(jié)點電路提供部分電阻，以在次級分壓電路兩端保持所選的電阻器節(jié)點對的理想電壓；
[0018]圖3是示例性雙串式DAC，其包含調(diào)節(jié)電路，調(diào)節(jié)電路包括初級電阻器和部分電阻器，其中調(diào)節(jié)電路經(jīng)配置以在次分壓電路兩端保持初級分壓電路所提供的理想電壓，而在初級分壓電路與次分壓電路之間不需要阻抗隔離；
[0019]圖4是示例性雙串式DAC，其包含調(diào)節(jié)電路，調(diào)節(jié)電路經(jīng)配置以向所選的電阻器節(jié)點電路提供部分電阻，以在次分壓電路兩端保持所選的電阻器節(jié)點對的理想電壓；
[0020]圖5是圖4中雙串式DAC的示例性過程的流程圖，其將DAC輸入碼轉(zhuǎn)換成表示性的模擬信號，同時在次分壓電路兩端保持所選的電阻器節(jié)點對的理想電壓；
[0021 ] 圖6是另一示例性雙串式DAC，其包含圖3的雙串式DAC中的調(diào)節(jié)電路的可替代的調(diào)節(jié)電路；
[0022]圖7是另一示例性雙串式DAC，其包含圖3的雙串式DAC中的調(diào)節(jié)電路的可替代的調(diào)節(jié)電路，其中所述調(diào)節(jié)電路中的一個經(jīng)配置以重新配置電壓軌節(jié)點與所選的電阻器節(jié)點對之間，以及接地軌節(jié)點與所選的電阻器節(jié)點對之間的初級電阻器的耦合，來在次分壓電路兩端保持所選的電阻器節(jié)點對的理想電壓；
[0023]圖8A是示例性電路圖，示出圖6的示例性雙串式DAC的電阻配置，其中雙串式DAC的初級分壓電路由DAC輸入碼零(O)控制；
[0024]圖8B是示例性電路圖，示出圖6的示例性雙串式DAC的電阻配置，其中雙串式DAC的初級分壓電路由DAC輸入碼二(21Q)控制；
[0025]圖9是示例性雙串式DAC，其包含第一調(diào)節(jié)電路和第二調(diào)節(jié)電路，經(jīng)配置以向所選的電阻器節(jié)點電路提供部分電阻。第一調(diào)節(jié)電路和第二調(diào)節(jié)電路經(jīng)配置以保持所選的電阻器節(jié)點對的理想電壓，第一調(diào)節(jié)電路耦合在電壓軌與所選的電阻器節(jié)點對之間，并且第二調(diào)節(jié)電路耦合在接地軌與所選的電阻器節(jié)點對之間；
[0026]圖10是示例性雙串式DAC，其包含至少一個第一調(diào)節(jié)電路作為所選的電阻器節(jié)點對的一部分，并且其他調(diào)節(jié)電路耦合在初級電阻器串的電壓軌與接地軌之間，其中結(jié)合的調(diào)節(jié)電路經(jīng)配置以在次分壓電路兩端保持所選的電阻器節(jié)點對的理想電壓；
[0027]圖11是另一示例性雙串式DAC，其包含圖9的雙串式DAC中的調(diào)節(jié)電路的可替代調(diào)節(jié)電路，其中示例性雙串式DAC配置初級開關(guān)單元以分享耦合的部分電阻；
[0028]圖12是另一示例性雙串式DAC，其包含圖9的雙串式DAC中的調(diào)節(jié)電路的可替代調(diào)節(jié)電路，其中雙串式DAC配置初級開關(guān)單元來分享耦合的部分電阻；
[0029]圖13是另一示例性雙串式DAC，其包含圖9的雙串式DAC的調(diào)節(jié)電路中的可替代調(diào)節(jié)電路，其中雙串式DAC配置初級開關(guān)單元來分享至少一個第一調(diào)節(jié)電路中的每個；
[0030]圖14是另一示例性雙串式DAC，其包含圖9的雙串式DAC的調(diào)節(jié)電路中的可替代調(diào)節(jié)電路，其中雙串式DAC配置初級開關(guān)單元來分享至少一個第一調(diào)節(jié)電路中的每個，其中示出具有多個次分壓器的可替代配置；
[0031]圖15是另一示例性雙串式DAC，其包含:至少一個第一調(diào)節(jié)電路，被配置作為耦合到初級分壓電路的電流源；以及第二調(diào)節(jié)電路，經(jīng)配置以可控制地在初級電阻器串的總電阻中包含至少一個第二部分電阻，其中組合的調(diào)節(jié)電路經(jīng)配置以在次分壓電路兩端保持所選的電阻器節(jié)點對的理想電壓；
[0032]圖16是示例性雙串式DAC，其被用于示出當為初級分壓電路中的每個所選的電阻器節(jié)點設(shè)置的初級開關(guān)計數(shù)減少時，示例性的極性與單調(diào)性問題；
[0033]圖17是雙串式DAC的次級分壓電路的示例性概括表示，其經(jīng)配置以接收DAC輸入碼和極性指示符，并且被用于對相應(yīng)次級開關(guān)的選擇進行控制，所述次級開關(guān)用于選擇更精細的電壓輸出，所述電壓輸出將作為雙串式DAC的DAC電壓輸出提供；
[0034]圖18是圖17的雙串式DAC的示例性一般過程的流程圖，其用于對在次級分壓電路中的相應(yīng)次級開關(guān)的選擇進行控制，所述開關(guān)用于選擇更精細的電壓輸出，所述電壓輸出將作為雙串式DAC的DAC電壓輸出提供；
[0035]圖19是雙串式DAC的示例性次級分壓電路，其中次級分壓電路包含極性邏輯開關(guān)單元，經(jīng)配置以感測初級分壓電路中的極性變化，以保持雙串式DAC的單調(diào)性；
[0036]圖20是示出DAC輸入碼和圖18的次級分壓電路的相應(yīng)次級開關(guān)選擇的示例性邏輯表，相應(yīng)次級開關(guān)選擇用以保持雙串式DAC的極性和單調(diào)性；
[0037]圖21是雙串式DAC的另一示例性次級分壓電路，其中次級分壓電路經(jīng)配置以感測初級分壓電路輸出的極性變化，并且使用多路復(fù)用器和解碼器來調(diào)節(jié)開關(guān)邏輯，以保持雙串式DAC的單調(diào)性；
[0038]圖22是DAC輸入碼和圖20的次級分壓電路的相應(yīng)次級開關(guān)選擇的示例性邏輯表，相應(yīng)次級開關(guān)選擇用以保持雙串式DAC的極性和單調(diào)性；以及
[0039]圖23是示例性基于處理器的系統(tǒng)的方框圖，所述系統(tǒng)可以包含根據(jù)本文所公開的實施例的雙串式DAC，包含但不限于圖2-22的雙串式DAC。
【具體實施方式】
[0040]現(xiàn)參考附圖，其描述本公開的若干示例性實施例。本文使用術(shù)語“示例性”表示“作為實例、例子或舉例”。本文描述的作為“示例性”的任何實施例不一定解釋為與其他實施例相比是優(yōu)選的或更有利的實施例。
[0041]詳細描述中所公開的實施例包含雙串式數(shù)模轉(zhuǎn)換器(DAC)及相關(guān)電路、系統(tǒng)和方法。在本文所公開的實施例中，雙串式DAC的初級分壓器由至少一個調(diào)節(jié)電路組成。所述調(diào)節(jié)電路經(jīng)配置以響應(yīng)于初級開關(guān)單元選擇所選的電阻器節(jié)點對，在次級分壓電路兩端保持所選電阻器節(jié)點對的理想電壓。以這種方式，在雙串式DAC的初級分壓器與次級分壓電路之間不需要阻抗隔離。由此，作為非限制性實例，用于雙串式DAC的集成電路(IC)的面積可以減少，雙串式DAC的功耗減少，和/或因為不需要被去除的阻抗隔離電路的穩(wěn)定時間，雙串式DAC因而可以提尚性能。
[0042]其他實施例描述如下，并且通過圖15-22中的實例進行說明，其包含極性補償雙串式數(shù)模轉(zhuǎn)換器(DAC)以及相關(guān)電路、系統(tǒng)和方法。在本文公開的實施例中，雙串式DAC的次級分壓器包含開關(guān)邏輯單元。所述開關(guān)邏輯單元經(jīng)配置以補償雙串式DAC中的極性變化，以保持雙串式DAC的單調(diào)性。具有單調(diào)性的雙串式DAC是指，雙串式DAC將數(shù)字輸入碼轉(zhuǎn)換成表示性的模擬輸出電壓，所述模擬輸出電壓根據(jù)數(shù)字輸入碼的給定增量變化發(fā)生上升(或保持不變)或下降(或保持不變)。如果需要DAC以線性方式將數(shù)字碼轉(zhuǎn)化成表示性的模擬信號，則可能需要單調(diào)性。所述開關(guān)邏輯單元經(jīng)配置以在多個次級開關(guān)當中選擇次級開關(guān)，以基于極性指示符以及DAC輸入碼對來自初級分壓器的輸入電壓進行分壓，以保持單調(diào)性。次級開關(guān)中的每個與次級分壓器的次級電阻器串中的電阻器節(jié)點連接。因而，作為非限制性實例，雙串式DAC可以免除為初級電阻器串中的每個電阻器節(jié)點設(shè)置兩個開關(guān)來保持其單調(diào)性的需要。
[0043]在結(jié)合圖15-22描述極性補償雙串式DAC的實施例之前，將首先結(jié)合圖2_14描述經(jīng)配置以在次級分壓電路兩端保持所選電阻器節(jié)點對的理想電壓的雙串式DAC的實例。
[0044]在此方面，圖2示出示例性雙串式DAC28，其經(jīng)配置以在次級分壓電路兩端保持所選電阻器節(jié)點對的理想電壓。可以在次級分壓電路兩端保持所選電阻器節(jié)點對的理想電壓，而無需在初級分壓電路與次級分壓電路之間設(shè)置阻抗隔離。在此方面，在此實施例中的雙串式DAC28包括耦合到次級分壓電路32的初級分壓電路30。初級分壓電路30在本文中被稱為“初級分壓器30”。次級分壓電路32在本文中被稱為“次級分壓器32”。初級分壓器30對DAC輸入電壓Vda?！搔?3進行分壓，以提供粗略的初級輸出電壓Vp，粗略的初級輸出電壓Vp將被施加到粗略的初級輸出電壓端子340，360兩端，初級輸出電壓端子340，360分別耦合到次級分壓器32的次級DAC輸入電壓端子341，361。次級分壓器32對粗略初級輸出電壓Vp進行分壓，以提供DAC輸出電壓V out380
[0045]繼續(xù)參考圖2，初級分壓器30包括初級電阻器串40和初級開關(guān)單元42。DAC輸入電壓Vda?！搔?3由電壓軌節(jié)點Vtop44與接地軌節(jié)點Vbc]t46之間的電壓組成。DAC輸入電壓Vda?！搔?3被施加在初級電阻器串40兩端，初級電阻器串40根據(jù)本實例中DAC輸入碼15的最高有效位(MSB)碼48進行分壓。MSB碼48包括DAC輸入碼15的多個最高有效N個二進制輸入位。在此實例中，MSB碼48控制初級開關(guān)單元42。初級開關(guān)單元42經(jīng)配置以選擇電阻器節(jié)點電路47，電阻器節(jié)點電路47由在此實例中所選的電阻器節(jié)點對Nji)49組成。所選的電阻器節(jié)點對隊(i) 49包括所選的第一電阻器節(jié)點隊(i) H50和所選的第二電阻器節(jié)點隊⑴L52。電阻器節(jié)點隊(i)L52將被用于表示所選的電阻器節(jié)點對隊(i)49中的較低電阻器節(jié)點，在較低的所選電阻器節(jié)點隊(i)L52處的電壓具有比配對的較高的所選電阻器節(jié)點Nr(i)H50較低的相對電壓。所選的電阻器節(jié)點對Nr(i)49包括基于MSB碼48的較低的所選電阻器節(jié)點隊(i)L52以及較高的所選電阻器節(jié)點隊(i)H50。位于較低的所選電阻器節(jié)點Nr⑴L52以及較高的所選電阻器節(jié)點隊⑴H50處的所選電阻器節(jié)點對隊⑴49的電壓作為次級DAC輸入電壓端子341，361兩端的次級DAC輸入電壓Vsee ιη提供給次級分壓器32。如下所述，次級分壓器32將施加在次級DAC輸入電壓端子341，361兩端的次級DAC輸入電壓Vsec ιη分壓成次級更精細的電壓，次級更精細的電壓以模擬的方式表示轉(zhuǎn)換后的DAC輸入碼15ο
[0046]繼續(xù)參考圖2，在理想初級電阻器串中所選的電阻器節(jié)點對Nr(i)49處的分電壓是DAC輸入電壓Vdae ιη33除以初級電阻器串40的初級電阻器數(shù)量的函數(shù)。在這樣的理想初級電阻器串中，如果諸如次級分壓器32等輔助或次級負載電路沒有失真或非線性變化，則所選電阻器節(jié)點對隊(i)49處的電壓將被稱為理想電壓Vldeal(未示出)。繼續(xù)參考圖2，如果在沒有設(shè)置中間隔離電路的情況下，初級分壓器30與次級分壓器32耦合在一起，則所選電阻器節(jié)點對隊(i)49處的實際電壓Vaetual(未示出)將不同于理想電壓Vldeal，這是因為次級分壓器32的次級負載將直接與初級分壓器30耦合而無隔離。因而，次級分壓器32的電阻特性將改變所選電阻器節(jié)點對隊(i) 49兩端的電阻或使其失真。
[0047]繼續(xù)參考圖2，為了調(diào)節(jié)在初級電阻器串40直接耦合到次級分壓器32而無隔離時產(chǎn)生的次級負載，在本實例中，初級電阻器串40包含第一調(diào)節(jié)電路54。在本實例中，第一調(diào)節(jié)電路54包含初級電阻Rp56以及至少一個第一部分電阻RfMel58。在圖2_14中，第一調(diào)節(jié)電路54將包括電阻器節(jié)點電路47。因而，正如下文更加詳細的討論，當初級電阻器串40直接耦合到次級分壓器32而無隔離時，部分電阻Rfrael58與所選電阻器節(jié)點對Nr(i)49兩端的電阻耦合。所選的部分電阻Rfl^58的歐姆值被選擇以補償并提供所選電阻器節(jié)點對隊(i) 49兩端的電阻，如同次級分壓器32被隔離或沒有耦合到初級分壓器30時一樣。因而，保持初級分壓器30根據(jù)所選電阻器節(jié)點對隊(i)49向次級分壓器32提供的理想電壓Vldea1因此，在具有圖2中的第一調(diào)節(jié)電路54的情況下，無需在初級分壓器30與次級分壓器32之間設(shè)置隔離電路來保持理想電壓VldMl。從圖4開始，這在下文將更加詳細的進行討論。繼續(xù)參考圖2，現(xiàn)詳細討論將所選的粗略初級分電壓Vp進一步分壓成DAC輸出電壓Vout38。
[0048]繼續(xù)參考圖2，粗略初級輸出電壓端子340，360兩端的粗略初級輸出電壓Vp施加到次級分壓器32兩端。次級分壓器32包括次級電阻器串60和次級開關(guān)單元64 (或者稱為“次級分壓器開關(guān)64”)。次級分壓器32經(jīng)配置以接收粗略初級輸出電壓端子340，360處的粗略初級輸出電壓Vp，作為施加在次級DAC輸入電壓端子341，361兩端的次級DAC輸入電壓Vsee ιη。次級分壓器32進一步經(jīng)配置以接收LSB碼66。在此實例中，基于DAC輸入碼15的最低有效位(LSB)碼66選擇DAC輸出電壓V-38。LSB碼66也稱為“次級DAC輸入碼66”。LSB碼66控制次級開關(guān)單元64，次級開關(guān)單元64經(jīng)配置以選擇來自于所選次級電阻器節(jié)點Nsr (O) -Nsr (Y-1)的DAC輸出電壓ν_38，其中Y = LSB碼66。
[0049]當初級分壓器30與次級分壓器32無需阻抗隔