專利名稱：鎖相環(huán)、采用該鎖相環(huán)的顯示器以及生成時(shí)鐘的方法
技術(shù)領(lǐng)域：
這里所描述的技術(shù)主要涉及顯示器中的定時(shí)控制器和鎖相環(huán)(PLL)，更具體地說(shuō)， 涉及一種接收輸入時(shí)鐘并生成時(shí)鐘的鎖相環(huán)、一種采用該鎖相環(huán)的顯示器和一種定時(shí)控制器采用該鎖相環(huán)來(lái)生成時(shí)鐘的方法。
背景技術(shù)：
在顯示器中，輸入/輸出信號(hào)具有寬帶頻率。特別地，根據(jù)所采用的驅(qū)動(dòng)器集成電路(IC)的數(shù)量和該驅(qū)動(dòng)器IC的信道數(shù)量，定時(shí)控制器與數(shù)據(jù)驅(qū)動(dòng)器IC之間的內(nèi)部接口需要支持多種運(yùn)行速率。由于近來(lái)采用了一種具有千兆比特每秒tebps)或者更高運(yùn)行速率的點(diǎn)對(duì)點(diǎn)高速率接口，比如微型低壓差分信號(hào)(LVDQ接口，除多分支接口外，內(nèi)部面板接口的信號(hào)的抖動(dòng)特性逐漸變得重要起來(lái)。為了獲取低抖動(dòng)特性，所采用的時(shí)鐘生成或恢復(fù)電路應(yīng)該具有低抖動(dòng)特性，并且壓控振蕩器(VCO)和采用VCO的PLL也應(yīng)該具有低抖動(dòng)特性。在環(huán)形振蕩器的情況下，通過(guò)改變電流或電壓搖擺的幅度來(lái)改變每個(gè)延遲單元(delay cell)的延遲，從而改變所述環(huán)形振蕩器的頻率。采用這種延遲單元的PLL對(duì)于低抖動(dòng)鎖相環(huán)是不合適的，因?yàn)樵揚(yáng)LL對(duì)于電源電壓非常敏感并且其VCO有很高的噪聲。通過(guò)調(diào)節(jié)固定電容器或變?nèi)荻O管的值可以調(diào)整電感器/電容器(LC)VCO的輸出頻率，頻率調(diào)整范圍由可控電容器與寄生電容的比值來(lái)決定。這里，為了獲取低抖動(dòng)特性， 和電容相連的開(kāi)關(guān)等元件在向LC VCO提供大量電流時(shí)應(yīng)該具有低電阻。在此過(guò)程中，寄生電容會(huì)增加，故而可控電容器與寄生電容的比值會(huì)變?yōu)橥ǔＵ{(diào)整范圍的10%到40%。因此，為了獲得一個(gè)具有所需的最高與最低頻率比值為2或者更高的運(yùn)行范圍，也就是說(shuō)，可控電容器與寄生電容的比值為100%或者更高，必須要有兩個(gè)或者兩個(gè)以上的LC VCO0

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供了一種顯示器的定時(shí)控制器采用鎖相環(huán)(PLL)來(lái)生成時(shí)鐘的方法和裝置，所述PLL包括電感器/電容器(LC)壓控振蕩器(VCO)。在一個(gè)實(shí)施方式中，提供了一種顯示器。所述顯示器包括定時(shí)控制器，其被設(shè)置為采用PLL來(lái)生成第一時(shí)鐘，將第一時(shí)鐘插入數(shù)據(jù)中，并發(fā)送插入了第一時(shí)鐘的數(shù)據(jù)；傳輸線，其被設(shè)置為傳輸插入了第一時(shí)鐘的數(shù)據(jù)；和數(shù)據(jù)驅(qū)動(dòng)器集成電路(IC)，其被設(shè)置為接收插入了第一時(shí)鐘的數(shù)據(jù)，將第一時(shí)鐘分從該數(shù)據(jù)中分離出來(lái)，并基于第一時(shí)鐘和該數(shù)據(jù)來(lái)驅(qū)動(dòng)液晶面板的數(shù)據(jù)線。這里，所述PLL包括相位檢測(cè)器，其被設(shè)置為生成與輸入時(shí)鐘和第一時(shí)鐘的相位差相對(duì)應(yīng)的DC誤差；多個(gè)VCO ；VCO選擇器，其被設(shè)置為參考所述DC誤差從所述多個(gè)VCO中選擇頻率運(yùn)行范圍包含第一時(shí)鐘的頻率的VC0，所述頻率運(yùn)行范圍是指從所述VCO的最高諧振頻率到最低諧振頻率的范圍；和與所選擇的VCO相連的LC諧振電路，其包括多個(gè)固定電容器并且被設(shè)置為對(duì)所選擇的VCO進(jìn)行粗頻率調(diào)諧。在另外一個(gè)實(shí)施方式中，提供了一種接收輸入時(shí)鐘并生成第一時(shí)鐘的PLL。所述 PLL包括多個(gè)VCO ；VCO選擇器，其被設(shè)置為從所述多個(gè)VCO中選擇頻率運(yùn)行范圍包括第一時(shí)鐘的頻率的VCO ；LC諧振電路，其包括與所選擇的VCO相連的多個(gè)固定電容器和變?nèi)荻O管，被設(shè)置為對(duì)所選擇的VCO進(jìn)行粗頻率調(diào)諧和微頻率調(diào)諧并生成輸出時(shí)鐘。這里，所述 VCO選擇器將所述多個(gè)VCO中的第一 VCO連接至所述LC諧振電路，并根據(jù)所述輸出時(shí)鐘的頻率是否介于第一 VCO的最高諧振頻率與最低諧振頻率之間來(lái)選擇第一 VCO作為頻率運(yùn)行范圍包含第一時(shí)鐘的頻率的VC0。在另外一個(gè)實(shí)施方式中，還提供了一種定時(shí)控制器采用PLL來(lái)生成時(shí)鐘的方法。 所述方法包括以下步驟從多個(gè)VCO中選擇頻率運(yùn)行范圍包括所述時(shí)鐘的頻率的VCO ；和將所選擇的VCO連接至包括變?nèi)荻O管和多個(gè)固定電容器的LC諧振電路310，并執(zhí)行粗頻率調(diào)諧和微頻率調(diào)諧以生成所述時(shí)鐘。這里，選擇VCO的步驟包括將所述多個(gè)VCO中的第一 VCO連接至所述LC諧振電路；并且當(dāng)所述時(shí)鐘的頻率介于第一 VCO的最高諧振頻率與最低諧振頻率之間時(shí)，選擇所述第一 VC0。提供該發(fā)明內(nèi)容部分是為了以簡(jiǎn)化形式介紹選擇的概念，該概念將在下面具體實(shí)施方式
中進(jìn)行進(jìn)一步描述。發(fā)明內(nèi)容部分不是旨在說(shuō)明所要求保護(hù)主題的關(guān)鍵特征或必要特征，也不是旨在用來(lái)幫助限定所要求保護(hù)主題的范圍。


通過(guò)結(jié)合附圖詳細(xì)描述本發(fā)明的實(shí)施方式，本發(fā)明的上述與其他特征和優(yōu)點(diǎn)相對(duì)本領(lǐng)域的技術(shù)人員就變得顯而易見(jiàn)，其中圖1是根據(jù)本發(fā)明實(shí)施方式的顯示器的定時(shí)控制器與各個(gè)數(shù)據(jù)驅(qū)動(dòng)器集成電路 (IC)之間的接口的示意圖；圖2是在圖1中所示的定時(shí)控制器的框圖；圖3是在圖2中所示的鎖相環(huán)(PLL)的示意圖；圖4是在圖1中所示的數(shù)據(jù)驅(qū)動(dòng)器IC的框圖；圖5是根據(jù)本發(fā)明實(shí)施方式的定時(shí)控制器中的PLL生成時(shí)鐘的方法的流程圖；圖6是示意圖5中的步驟510的流程圖。
具體實(shí)施例方式很容易理解此處附圖中大致描述和例示的本發(fā)明的部件可以按多種不同結(jié)構(gòu)來(lái)布置和設(shè)計(jì)。因而，以下附圖中所代表的根據(jù)本發(fā)明的設(shè)備及方法的實(shí)施方式的更詳細(xì)描述并不旨在限定本發(fā)明的范圍，而是僅僅代表了根據(jù)本發(fā)明的實(shí)施方式的特定示例。參照附圖將最佳理解當(dāng)前所描述的實(shí)施方式，在附圖中始終使用相同數(shù)字來(lái)指代相同部件。同時(shí)，這里所采用的措辭應(yīng)如下理解。應(yīng)該理解，雖然這里采用如第一、第二等等措辭來(lái)描述不同元件，但是這些元件不應(yīng)受到這些措辭的限制。采用這些措辭僅僅是為了將一個(gè)元件同另外一個(gè)區(qū)分開(kāi)。例如， 在不脫離本發(fā)明范圍的情況下，第一元件可以稱為第二元件，同樣地，第二元件也可以稱為
第二元件。應(yīng)該理解，如果提到一個(gè)元件“連接”或“耦接”到另外一個(gè)元件，這里可以是直接連接或耦接到該另外元件或者是在元件中間設(shè)置其他元件。相反地，如果提到一個(gè)元件“直接連接”或“直接耦接”到另外一個(gè)元件，則不存在介于其中的元件。其他用以描述元件間關(guān)系的詞語(yǔ)應(yīng)該以類似的形式加以理解(例如，“介于”相對(duì)“直接介于”，“相鄰”相對(duì)“直接相鄰”，“在上面”相對(duì)“直接在上面”，等等)。這里所采用的術(shù)語(yǔ)僅僅是為了描述特殊實(shí)施方式，并不意圖限制本發(fā)明。如這里所采用的，單數(shù)形式也意圖包括復(fù)數(shù)形式，除非上下文明確表明其他形式。還應(yīng)該理解的是，當(dāng)在這里使用措辭“包括”時(shí)，其只是具體化所陳述的特征、要件、步驟、操作、元件和/ 或組件的存在，并不排除本發(fā)明的一個(gè)或者多個(gè)其他特征、要件、步驟、操作、元件、組件和/ 或組的存在或者添加。同時(shí)還應(yīng)該注意，在一些可選擇的實(shí)施方式中，框中的功能/行為可以以不同于在流程圖中所示的順序發(fā)生。例如，所示為連續(xù)的兩個(gè)框在實(shí)際上可以完全同時(shí)被執(zhí)行，或者有時(shí)候以相反的順序被執(zhí)行，這取決于所涉及的功能/行為。除非另外加以定義，否則這里所采用的所有詞語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))具有如本發(fā)明所屬領(lǐng)域的技術(shù)人員通常所理解的相同含義。還應(yīng)該理解的是，那些例如在通常使用的詞典中所定義的詞語(yǔ)應(yīng)該解釋為具有和相關(guān)技術(shù)文獻(xiàn)中的含義相一致的意思，二不應(yīng)以理想化的或過(guò)度形式化的認(rèn)知方式加以理解，除非這里明確地如此定義。圖1是根據(jù)本發(fā)明實(shí)施方式的顯示器的定時(shí)控制器與各個(gè)數(shù)據(jù)驅(qū)動(dòng)器集成電路 (IC)之間的接口的示意圖。定時(shí)控制器110和各個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC 120通過(guò)傳輸線130相連接。定時(shí)控制器 110將第一時(shí)鐘插入數(shù)據(jù)中，并通過(guò)各個(gè)傳輸線130將插入了第一時(shí)鐘的數(shù)據(jù)傳輸?shù)礁鱾€(gè)數(shù)據(jù)驅(qū)動(dòng)器IC 120。因此，定時(shí)控制器110不需要用于傳輸時(shí)鐘的連接線。定時(shí)控制器110 可以將插入了第一時(shí)鐘的數(shù)據(jù)轉(zhuǎn)換為差分信號(hào)，并順序地發(fā)送該差分信號(hào)。定時(shí)控制器110 包括鎖相環(huán)(PLL)，該P(yáng)LL包括電感器/電容器諧振電路和多個(gè)壓控振蕩器(VCO)。定時(shí)控制器110從這多個(gè)VCO中選擇與第一時(shí)鐘的頻率相應(yīng)的VC0，并對(duì)所選的VCO進(jìn)行粗調(diào)和微調(diào)，從而鎖定該P(yáng)LL。各個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC 120通過(guò)各自的傳輸線130單獨(dú)地接收差分信號(hào)，從該差分信號(hào)中恢復(fù)出插入了第一時(shí)鐘的數(shù)據(jù)，并從數(shù)據(jù)中分離出第一時(shí)鐘。每個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC都生成頻率是第一時(shí)鐘的頻率的倍數(shù)的第二時(shí)鐘，采用第二時(shí)鐘來(lái)抽樣并接著閂鎖(latch)該數(shù)據(jù)，并依據(jù)閂鎖的數(shù)據(jù)來(lái)驅(qū)動(dòng)液晶面板的數(shù)據(jù)線。圖2是在圖1中所示的定時(shí)控制器的框圖。參照?qǐng)D2，定時(shí)控制器110包括接收器 210、重置信號(hào)發(fā)生器220、緩沖存儲(chǔ)器230、數(shù)據(jù)對(duì)齊單元、PLL 250、并串轉(zhuǎn)換器260和發(fā)送器 270。接收器210接收低壓差分信號(hào)(LVDQ數(shù)據(jù)。這里，LVDS數(shù)據(jù)包含8比特紅綠藍(lán) (RGB)數(shù)據(jù)、8比特同步信號(hào)和8比特輸入時(shí)鐘CLK_in。當(dāng)有初始電力從外界提供或者輸入時(shí)鐘CLK_in的頻率發(fā)生改變時(shí)，重置信號(hào)發(fā)生器220生成重置信號(hào)RS并將其發(fā)送到鎖相環(huán)250。這里，重置信號(hào)RS使得能夠選擇包含在鎖相環(huán)250中的多個(gè)VCO中的一個(gè)，并開(kāi)始對(duì)所選擇的VCO進(jìn)行粗調(diào)和微調(diào)。緩沖存儲(chǔ)器230從接收器210處接收RGB數(shù)據(jù)，暫時(shí)存儲(chǔ)該RGB數(shù)據(jù)，并將該RGB 數(shù)據(jù)輸出到數(shù)據(jù)對(duì)齊單元M0。數(shù)據(jù)對(duì)齊單元240從緩沖存儲(chǔ)器230處接收RGB數(shù)據(jù)，依據(jù)各個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC120 來(lái)分離RGB數(shù)據(jù)，并將所分離的RGB數(shù)據(jù)提供給并串轉(zhuǎn)換器沈0，從而發(fā)送器270可以基于點(diǎn)對(duì)點(diǎn)將該RGB數(shù)據(jù)發(fā)送到各個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC 120。在初始化過(guò)程中，數(shù)據(jù)對(duì)齊單元MO 并不向并串轉(zhuǎn)換器260提供RGB數(shù)據(jù)而是提供時(shí)鐘形狀的模式。PLL 250包括這多個(gè)VCO和LC諧振電路，并通過(guò)拆分輸入時(shí)鐘CLK_in的頻率來(lái)生成第一時(shí)鐘。如果從重置信號(hào)發(fā)生器220接收到重置信號(hào)RS，PLL 250就從這多個(gè)VCO中選擇與第一時(shí)鐘的頻率相應(yīng)的VC0，并對(duì)所選的VCO和LC諧振電路進(jìn)行粗調(diào)和微調(diào)，從而生成與輸入時(shí)鐘CLK_in的相位同步并且頻率是輸入時(shí)鐘CLK_in的頻率的倍數(shù)的第一時(shí)鐘。并串轉(zhuǎn)換器260從數(shù)據(jù)對(duì)齊單元240接收根據(jù)各個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC 120分離出的 RGB數(shù)據(jù)，并對(duì)該RGB數(shù)據(jù)進(jìn)行串行化。并串轉(zhuǎn)換器260從PLL 250接收第一時(shí)鐘，并將第一時(shí)鐘插入串行化的RGB數(shù)據(jù)中，從而生成發(fā)送數(shù)據(jù)。發(fā)送器270將發(fā)送數(shù)據(jù)轉(zhuǎn)換為差分信號(hào)，并通過(guò)各自的傳輸線130將該差分信號(hào)發(fā)送到各個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC 120。圖3是在圖2中所示的PLL的示意圖。參照?qǐng)D3，PLL 250包括LC諧振電路310、 多個(gè)VCO 320、VCO選擇器330、開(kāi)關(guān)；340、分頻器350、相位檢測(cè)器360、電荷泵365、環(huán)路濾波器370、粗調(diào)控制器/鎖定檢測(cè)器375、變?nèi)荻O管380以及或運(yùn)算單元385。VCO 320通過(guò)開(kāi)關(guān)340與LC諧振電路310并聯(lián)。這里，VCO 320具有不同的特定頻帶。VCO選擇器330從這些VCO 320中選擇頻率運(yùn)行范圍包括第一時(shí)鐘的頻率的VCO 320η，并控制開(kāi)關(guān)340將所選擇的VCO 320η連接至LC諧振電路310。為此，VCO選擇器330 連續(xù)地一個(gè)接一個(gè)地將多個(gè)VCO 320連接至LC諧振電路310，并判斷所連接的VCO 320η 的頻率運(yùn)行范圍是否包括第一時(shí)鐘的頻率，直到找出頻率運(yùn)行范圍包括第一時(shí)鐘的頻率的 VCO為止。例如，VCO選擇器330控制開(kāi)關(guān)340將具有最低頻率運(yùn)行范圍的第一 VCO 320a連接至LC諧振電路310。當(dāng)所有固定電容器312都和第一 VCO 320a相連時(shí)，如果相位檢測(cè)器 360的DC誤差輸出為高，則VCO選擇器330可以判斷出第一時(shí)鐘的頻率高于第一 VCO 320a 的最低振蕩頻率。另一方面，如果相位檢測(cè)器360的DC誤差輸出為低，則VCO選擇器330 可以判斷出第一時(shí)鐘的頻率低于第一 VCO 320a的最低振蕩頻率。另外，當(dāng)固定電容器312 和第一 VCO 320a不相連時(shí)，如果相位檢測(cè)器360的DC誤差輸出為高，則VCO選擇器330可以判斷出第一時(shí)鐘的頻率高于第一 VC0320a的最高振蕩頻率；另一方面，如果相位檢測(cè)器 360的DC誤差輸出為低，則VCO選擇器330可以判斷出第一時(shí)鐘的頻率低于第一 VCO 320a 的最高振蕩頻率。如果當(dāng)所有固定電容器312都和第一 VCO 320a相連時(shí)相位檢測(cè)器360 的DC誤差輸出為高，并且當(dāng)固定電容器312和第一 VCO 320a不相連時(shí)相位檢測(cè)器360的 DC誤差輸出為高，則第一時(shí)鐘的頻率包含在從第一 VCO 320a的最高頻率到最低頻率的頻率運(yùn)行范圍內(nèi)。因此，VCO選擇器330可以選擇第一 VCO 320a并將其連接至LC諧振電路 310。如果固定電容器312與第一 VCO 320a相連時(shí)相位檢測(cè)器360的DC誤差輸出和固定電容器312與第一 VCO 320a不相連時(shí)相位檢測(cè)器360的DC誤差輸出均為高，則VCO選擇器330將第二 VCO 320b連接至LC諧振電路310，該第二 VCO 320b的頻率運(yùn)行范圍比第一 VCO 320a高一個(gè)級(jí)別(one-level)，并且判斷第一時(shí)鐘的頻率是否包含在第二 VCO 320b的頻率運(yùn)行范圍內(nèi)。LC諧振電路310包括多個(gè)固定電容器312、開(kāi)關(guān)314和電感器318，并且與所選擇的VCO 320η并聯(lián)。LC諧振電路310具有由多個(gè)固定電容器312和電感器318決定的諧振頻率。與LC諧振電路310并聯(lián)的VCO 320η生成頻率與LC諧振電路310的諧振頻率相對(duì)應(yīng)的信號(hào)。這里，對(duì)VCO 320η的粗頻率調(diào)諧是通過(guò)切換多個(gè)電容器312中的至少一個(gè)來(lái)完成的。LC諧振電路310的諧振頻率隨該切換操作而改變，從VCO 320η輸出的信號(hào)頻率也隨改變后的諧振頻率而改變。同時(shí)，對(duì)VCO 320η的微頻率調(diào)諧是通過(guò)調(diào)整施加在變?nèi)荻O管 380上的電壓來(lái)完成的。變?nèi)荻O管380的電容隨著施加在其上的電壓的改變而改變。從VCO 320η輸出的第一時(shí)鐘經(jīng)由分頻器350反饋到相位檢測(cè)器360。分頻器350 根據(jù)預(yù)先設(shè)定的比值來(lái)拆分從VCO 320η輸出的信號(hào)頻率，用以生成經(jīng)過(guò)分頻的第一時(shí)鐘 CLK_div,并將經(jīng)過(guò)分頻的第一時(shí)鐘CLK_div發(fā)送到相位檢測(cè)器360。相位檢測(cè)器360接收該經(jīng)過(guò)分頻的第一時(shí)鐘CLK_div和輸入時(shí)鐘CLK_in，將經(jīng)過(guò)分頻的第一時(shí)鐘CLK_div的相位與輸入時(shí)鐘CLK_in的相位進(jìn)行比較，并生成與相位差相對(duì)應(yīng)的DC誤差。這里，如果輸入時(shí)鐘CLK_in的相位領(lǐng)先于經(jīng)過(guò)分頻的第一時(shí)鐘CLK_div，則DC誤差為高，而如果輸入時(shí)鐘 CLK_in的相位落后于經(jīng)過(guò)分頻的第一時(shí)鐘CLK_div，則DC誤差為低。電荷泵365接收該DC 誤差并輸出對(duì)應(yīng)于該DC誤差的電流。環(huán)路濾波器370從電荷泵365接收電流，并根據(jù)所接收的電流來(lái)生成控制電壓。該控制電壓可以通過(guò)粗調(diào)機(jī)制和微調(diào)機(jī)制來(lái)調(diào)整VCO 320η輸出信號(hào)的頻率。具體而言，當(dāng)從或運(yùn)算單元385接收到頻率調(diào)諧開(kāi)始信號(hào)時(shí)，粗調(diào)控制器/鎖定檢測(cè)器375開(kāi)始進(jìn)行操作， 可以通過(guò)基于從環(huán)路濾波器370接收到的控制電壓來(lái)控制開(kāi)關(guān)314而向LC諧振電路310 添加或從LC諧振電路310去除固定電容器312中的至少一個(gè)。另外，從環(huán)路濾波器370輸出的控制電壓可以調(diào)整施加在變?nèi)荻O管380上的電壓。通過(guò)這樣兩種頻率調(diào)諧機(jī)制，可以調(diào)整VCO 320η的振蕩頻率。這里，與變?nèi)荻O管380相一致的振蕩頻率的調(diào)整范圍可以稍微大于與一個(gè)固定電容器相一致的調(diào)整范圍。或運(yùn)算單元385對(duì)重置信號(hào)RS和內(nèi)部非鎖定信號(hào)進(jìn)行或運(yùn)算，從而生成用于指示開(kāi)始粗頻率調(diào)諧的頻率調(diào)諧開(kāi)始信號(hào)。如果在從外界提供了初始電力或者輸入時(shí)鐘CLK_in 的頻率發(fā)生改變或者輸入了由PLL 250的非常規(guī)內(nèi)部操作而導(dǎo)致的內(nèi)部非鎖定信號(hào)時(shí)，生成了重置信號(hào)RS，則或運(yùn)算單元385生成頻率調(diào)諧開(kāi)始信號(hào)。當(dāng)從或運(yùn)算單元385接收到頻率調(diào)諧開(kāi)始信號(hào)時(shí)，粗調(diào)控制器/鎖定檢測(cè)器375 將輸入時(shí)鐘CLK_in的頻率與經(jīng)過(guò)分頻的第一時(shí)鐘CLK_div的頻率進(jìn)行比較，并根據(jù)比較結(jié)果對(duì)LC諧振電路310的電容進(jìn)行調(diào)整。舉個(gè)例子，粗調(diào)控制器/鎖定檢測(cè)器375可以基于從環(huán)路濾波器370輸入端控制電壓來(lái)將輸入時(shí)鐘CLK_in的頻率與經(jīng)過(guò)分頻的第一時(shí)鐘CLK_div的頻率進(jìn)行比較。再舉個(gè)例子，粗調(diào)控制器/鎖定檢測(cè)器375可以接收輸入時(shí)鐘CLK_in和經(jīng)過(guò)分頻的第一時(shí)鐘CLK_div，并直接將其頻率加以比較。粗調(diào)控制器/鎖定檢測(cè)器375可以通過(guò)接通或斷開(kāi)與電容312相連的開(kāi)關(guān)314來(lái)進(jìn)行粗調(diào)。例如，如果經(jīng)過(guò)分頻的第一時(shí)鐘CLK_div的頻率低于輸入時(shí)鐘CLK_in的頻率，則粗調(diào)控制器/鎖定檢測(cè)器 375可以通過(guò)減小電容來(lái)提高第一時(shí)鐘的頻率，第一時(shí)鐘為VCO 320η的輸出。粗調(diào)控制器 /鎖定檢測(cè)器375檢測(cè)到PLL 250非鎖定，從而生成內(nèi)部非鎖定信號(hào)。圖4是在圖1中所示的數(shù)據(jù)驅(qū)動(dòng)器IC的框圖。參照?qǐng)D4，數(shù)據(jù)驅(qū)動(dòng)器IC 120包括接收器410、時(shí)鐘數(shù)據(jù)檢測(cè)器420、時(shí)鐘發(fā)生器430、串并轉(zhuǎn)換器440和數(shù)據(jù)驅(qū)動(dòng)器電路450。接收器410通過(guò)傳輸線130接收LVDS差分信號(hào)，并從該差分信號(hào)中恢復(fù)出發(fā)送數(shù)據(jù)。時(shí)鐘數(shù)據(jù)檢測(cè)器420從發(fā)送數(shù)據(jù)中檢測(cè)出第一時(shí)鐘和串行數(shù)據(jù)。時(shí)鐘發(fā)生器430接收第一時(shí)鐘并生成第二時(shí)鐘，第二時(shí)鐘與第一時(shí)鐘同步，頻率是第一時(shí)鐘的頻率的倍數(shù)。例如，時(shí)鐘發(fā)生器430可以包括延遲鎖定環(huán)(DLL)或者PLL。如果時(shí)鐘發(fā)生器430是PLL，則該P(yáng)LL可以包括與如圖3所示的PLL相同的構(gòu)造。串并轉(zhuǎn)換器440采用第二時(shí)鐘將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。數(shù)據(jù)驅(qū)動(dòng)器電路450根據(jù)第二時(shí)鐘來(lái)抽樣和閂鎖該并行數(shù)據(jù)，接著對(duì)該并行數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換，從而生成驅(qū)動(dòng)電壓。數(shù)據(jù)驅(qū)動(dòng)器電路450將該驅(qū)動(dòng)電壓施加到液晶面板的各條信號(hào)線上。圖5是示意根據(jù)本發(fā)明實(shí)施方式的定時(shí)控制器中的鎖相環(huán)來(lái)生成時(shí)鐘的方法的流程圖。由于在圖2和3中所實(shí)現(xiàn)的PLL 250的情況在時(shí)間順序上也和本實(shí)施方式對(duì)應(yīng)， 因此對(duì)于PLL 250的描述同樣適用于本實(shí)施方式。參照?qǐng)D5，在步驟510中，PLL 250從多個(gè)VCO 320中選擇頻率運(yùn)行范圍包括第一時(shí)鐘的頻率的VCO 320η。在步驟520中，PLL 250將所選擇的VCO 320η連接至LC諧振電路310，并執(zhí)行粗頻率調(diào)諧和微頻率調(diào)諧。這里，粗頻率調(diào)諧可以通過(guò)采用開(kāi)關(guān)314向LC諧振電路310添加或從LC諧振電路310去除包括在LC諧振電路310中的至少一個(gè)固定電容器312來(lái)完成。 另外，微頻率調(diào)諧可以通過(guò)調(diào)整施加在變?nèi)荻O管380上的電壓來(lái)完成。通過(guò)粗頻率調(diào)諧和微頻率調(diào)諧，所選擇的VCO 320η可以生成第一時(shí)鐘。圖6是示意圖5中的步驟510的流程圖。在步驟610中，PLL 250控制開(kāi)關(guān)；340以將多個(gè)VCO 320中的一個(gè)VCO 320η連接至LC諧振電路310。這里，該VCO具有不同的特定頻帶。另外，最初與LC諧振電路310相連的VCO 320η可以是多個(gè)VCO 320中頻率運(yùn)行范圍最低的VCO 320a。在步驟620中，PLL 250將與LC諧振電路310相連的VCO 320η的最低諧振頻率與第一時(shí)鐘的頻率進(jìn)行比較。這里，最低諧振頻率可以是當(dāng)所有包含在LC諧振電路310中的固定電容器312都和VCO 320η相連時(shí)VCO 320η的諧振頻率。PLL 250可以參考從相位檢測(cè)器360輸出的DC誤差對(duì)VCO 320η的最低諧振頻率和第一時(shí)鐘的頻率進(jìn)行比較。如果該DC誤差為高，則VCO 320η的最低諧振頻率低于第一時(shí)鐘的頻率，而如果該DC誤差為低， 則VCO 320η的最低諧振頻率高于第一時(shí)鐘的頻率。在步驟630中，PLL 250將與LC諧振電路310相連的VCO 320η的最高諧振頻率和第一時(shí)鐘的頻率進(jìn)行比較。這里，最高諧振頻率可以是當(dāng)包含在LC諧振電路310中的固定電容器312都不和VCO 320η相連時(shí)VCO 320η的諧振頻率。PLL 250可以參考從相位檢測(cè)器360輸出的DC誤差對(duì)VCO 320η的最高諧振頻率與第一時(shí)鐘的頻率進(jìn)行比較。如果該 DC誤差為高，則VCO 320η的最高諧振頻率低于第一時(shí)鐘的頻率，而如果該DC誤差為低，則 VCO 320η的最高諧振頻率高于第一時(shí)鐘的頻率。在步驟640中，PLL 250判斷第一時(shí)鐘的頻率是否包含在從與LC諧振電路310相連的VCO 320η的最低諧振頻率到最高諧振頻率的范圍內(nèi)。在步驟650中，如果第一時(shí)鐘的頻率包含在從與LC諧振電路310相連的VC0320n 的最低諧振頻率到最高諧振頻率的范圍內(nèi)，則PLL 250選擇VCO 320η。
在步驟660中，如果第一時(shí)鐘的頻率未包含在從與LC諧振電路310相連的 VC0320n的最低諧振頻率到最高諧振頻率的范圍內(nèi)，則PLL 250控制開(kāi)關(guān)340以切斷 VC0320n與LC諧振電路310之間的連接，并將頻率運(yùn)行范圍比VCO 320η高一個(gè)級(jí)別的VCO 與LC諧振電路310相連接，并且，該處理進(jìn)行到步驟620。本發(fā)明會(huì)有以下效果。但是，這并不意味著某一具體實(shí)施方式
應(yīng)該具有全部或者僅僅以下效果。因此，本發(fā)明的范圍不應(yīng)該被理解為局限于這些效果。根據(jù)一個(gè)實(shí)施方式的定時(shí)控制器包括具有良好相位噪聲或抖動(dòng)特性的LC VC0,因此可以實(shí)現(xiàn)定時(shí)控制器與數(shù)據(jù)驅(qū)動(dòng)器IC之間的高速接口。根據(jù)一個(gè)實(shí)施方式的PLL從具有不同頻帶的多個(gè)LC VCO中選擇某一個(gè)來(lái)生成時(shí)鐘，這樣就可以支持很寬的頻帶范圍。以上是本發(fā)明的示意性說(shuō)明，而不應(yīng)視為對(duì)本發(fā)明的限制。盡管已描述了本發(fā)明的多個(gè)實(shí)施方式，但是在本質(zhì)上不脫離本發(fā)明的新穎性教導(dǎo)和優(yōu)點(diǎn)的情況下，本領(lǐng)域技術(shù)人員很容易理解的是，能夠?qū)@些實(shí)施方式進(jìn)行多種修改。因而，旨在將所有此類修改均包括在權(quán)利要求書(shū)中所限定的本發(fā)明的范圍內(nèi)。因此，可以理解的是，以上是對(duì)本發(fā)明的示意性說(shuō)明，而不應(yīng)被看作是對(duì)所公開(kāi)的具體實(shí)施方式
的限定，并且對(duì)所公開(kāi)的實(shí)施方式的修改及其他實(shí)施方式均旨在包含于所附權(quán)利要求書(shū)的范圍內(nèi)。本發(fā)明由所附權(quán)利要求書(shū)限定，并包含權(quán)利要求書(shū)的等同物。
權(quán)利要求
1.一種顯示器，該顯示器包括定時(shí)控制器，其被設(shè)置為采用鎖相環(huán)PLL來(lái)生成第一時(shí)鐘，將第一時(shí)鐘插入數(shù)據(jù)中，并發(fā)送插入了第一時(shí)鐘的數(shù)據(jù)；傳輸線，其被設(shè)置為傳送插入了第一時(shí)鐘的數(shù)據(jù)；數(shù)據(jù)驅(qū)動(dòng)器集成電路IC，其被設(shè)置為接收插入了第一時(shí)鐘的數(shù)據(jù)，從該數(shù)據(jù)中分離出第一時(shí)鐘，并基于第一時(shí)鐘和該數(shù)據(jù)來(lái)驅(qū)動(dòng)液晶面板的數(shù)據(jù)線；其中，所述PLL包括相位檢測(cè)器，其被設(shè)置為生成與輸入時(shí)鐘和第一時(shí)鐘之間的相位差相對(duì)應(yīng)的DC誤差；多個(gè)壓控振蕩器VC0;VCO選擇器，其被設(shè)置為參考所述DC誤差從所述多個(gè)VCO中選擇頻率運(yùn)行范圍包含第一時(shí)鐘的頻率的VC0，所述頻率運(yùn)行范圍是從所述VCO的最高諧振頻率到所述VCO的最低諧振頻率的范圍；和與所選擇的VCO相連的電感器/電容器LC諧振電路，其包括多個(gè)固定電容器并且被設(shè)置為對(duì)所選擇的VCO進(jìn)行粗頻率調(diào)諧。
2.根據(jù)權(quán)利要求1所述的顯示器，其中，所述VCO選擇器從頻率運(yùn)行范圍最低的VCO開(kāi)始，順序地將所述多個(gè)VCO連接至所述LC諧振電路，并且判斷每個(gè)與所述LC諧振電路相連接的VCO的頻率運(yùn)行范圍是否包含第一時(shí)鐘的頻率。
3.根據(jù)權(quán)利要求2所述的顯示器，其中，所述最高諧振頻率是VCO沒(méi)有與所述固定電容器相連時(shí)該VCO的諧振頻率；并且所述最低諧振頻率是VCO與所述固定電容器相連時(shí)該VCO的諧振頻率。
4.根據(jù)權(quán)利要求3所述的顯示器，其中，如果當(dāng)在與所述LC諧振電路相連的VCO被連接到所述固定電容器的情況下所述DC誤差為高，并且當(dāng)在與所述LC諧振電路相連的VCO 未被連接到所述固定電容器的情況下所述DC誤差為低，則所述VCO選擇器選擇與所述LC 諧振電路相連的VC0。
5.根據(jù)權(quán)利要求2所述的顯示器，其中，所述LC諧振電路通過(guò)改變所選擇的VCO與所述多個(gè)固定電容器之間的連接來(lái)進(jìn)行粗頻率調(diào)諧，從而生成第一時(shí)鐘。
6.一種接收輸入時(shí)鐘并生成第一時(shí)鐘的鎖相環(huán)PLL，該P(yáng)LL包括多個(gè)壓控振蕩器VCO ；VCO選擇器，其被設(shè)置為從所述多個(gè)VCO中選擇頻率運(yùn)行范圍包括第一時(shí)鐘的頻率的VCO ；電感器/電容器LC諧振電路，其包括與所選擇的VCO相連的多個(gè)固定電容器，并被設(shè)置為對(duì)所選擇的VCO進(jìn)行粗頻率調(diào)諧并生成第一時(shí)鐘，其中，所述VCO選擇器將所述多個(gè)VCO中的第一 VCO與所述LC諧振電路相連，并根據(jù)第一時(shí)鐘的頻率是否介于第一 VCO的最高諧振頻率與最低諧振頻率之間來(lái)選擇第一 VCO作為頻率運(yùn)行范圍包含第一時(shí)鐘的頻率的VC0。
7.根據(jù)權(quán)利要求6所述的鎖相環(huán)，其中，第一VCO的最高諧振頻率是所述固定電容器沒(méi)有與第一 VCO相連時(shí)第一 VCO的諧振頻率；并且第一 VCO的最低諧振頻率是所述固定電容器與第一 VCO相連時(shí)第一 VCO的諧振頻率。
8.根據(jù)權(quán)利要求7所述的鎖相環(huán)，該鎖相環(huán)還包括相位檢測(cè)器，其被設(shè)置為生成與所述輸入時(shí)鐘和第一時(shí)鐘之間的相位差相對(duì)應(yīng)的DC誤差，其中，所述VCO選擇器參考所述DC誤差將第一時(shí)鐘的頻率與第一 VCO的最高振蕩頻率及最低振蕩頻率進(jìn)行比較。
9.一種定時(shí)控制器采用鎖相環(huán)PLL來(lái)生成時(shí)鐘的方法，該方法包括以下步驟 從多個(gè)壓控振蕩器VCO中選擇頻率運(yùn)行范圍包括所述時(shí)鐘的頻率的VCO ；以及 將所選擇的VCO與包括多個(gè)固定電容器的電感器/電容器LC諧振電路相連，并執(zhí)行粗頻率調(diào)諧和精頻率調(diào)諧以生成所述時(shí)鐘， 其中，選擇VCO的步驟包括將所述多個(gè)VCO中的第一 VCO與所述LC諧振電路相連；以及當(dāng)所述時(shí)鐘的頻率介于第一 VCO的最高諧振頻率與最低諧振頻率之間時(shí)，選擇第一VCO。
10.根據(jù)權(quán)利要求9所述的方法，其中，第一VCO的所述最高諧振頻率是所述固定電容器沒(méi)有與第一 VCO相連時(shí)第一 VCO的諧振頻率；并且第一 VCO的所述最低諧振頻率是所述固定電容器與第一 VCO相連時(shí)第一 VCO的諧振頻率。
全文摘要
本發(fā)明提供了鎖相環(huán)、采用該鎖相環(huán)的顯示器以及生成時(shí)鐘的方法。該顯示器包括定時(shí)控制器，其被設(shè)置為采用PLL來(lái)生成第一時(shí)鐘，將第一時(shí)鐘插入數(shù)據(jù)中，并發(fā)送插入了第一時(shí)鐘的數(shù)據(jù)；傳輸線，其被設(shè)置傳送插入了第一時(shí)鐘的數(shù)據(jù)；數(shù)據(jù)驅(qū)動(dòng)器IC，其被設(shè)置為接收插入了第一時(shí)鐘的數(shù)據(jù)，從該數(shù)據(jù)中分離出第一時(shí)鐘，并基于第一時(shí)鐘和該數(shù)據(jù)來(lái)驅(qū)動(dòng)液晶面板的數(shù)據(jù)線。該P(yáng)LL包括相位檢測(cè)器，其被設(shè)置為生成與輸入時(shí)鐘和第一時(shí)鐘之間的相位差相對(duì)應(yīng)的DC誤差；多個(gè)VCO；VCO選擇器，其被設(shè)置為參考DC誤差從多個(gè)VCO中選擇頻率運(yùn)行范圍包含第一時(shí)鐘的頻率的VCO，頻率運(yùn)行范圍是指從VCO的最高諧振頻率到VCO的最低諧振頻率的范圍；和與所選擇的VCO相連的LC諧振電路，其包括多個(gè)固定電容器并且被設(shè)置為對(duì)所選擇的VCO進(jìn)行粗頻率調(diào)諧。
文檔編號(hào)H03L7/099GK102412835SQ201110142470
公開(kāi)日2012年4月11日 申請(qǐng)日期2011年5月30日 優(yōu)先權(quán)日2010年5月31日
發(fā)明者李龍?jiān)?申請(qǐng)人:安納帕斯股份有限公司