專利名稱：濾波電路和包括它的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及濾波器設(shè)計(jì)技術(shù)，更具體而言涉及濾波電路和包括它的集成電路。
背景技術(shù)：
根據(jù)一個實(shí)例，移動平均濾波器計(jì)算多個輸入信號的平均值，并輸出平均值作為輸出信號。移動平均濾波器通過平均操作來去除輸入信號中所包含的高頻成分。因此，移動平均濾波器用作低通濾波器并且用來以圓濾波算法(circular filtering algorithm) 將前級的輸出信號平均化，在此獲得移動平均濾波器的無限脈沖響應(yīng)。圖1是說明現(xiàn)有的濾波電路的圖。如圖1所示，現(xiàn)有的濾波電路包括多個移位單元110、111A至115A以及IllB至 115B，第一選擇單元120和第二選擇單元130。下面描述積分法濾波器、比例法濾波器和濾波器的“深度”。積分法濾波器在第一輸入信號mi的輸入次數(shù)Kl與第二輸入信號IN2的輸入次數(shù)K2之差為第一希望值時(shí)，產(chǎn)生輸出信號OUTl或0UT2。更具體而言，當(dāng)Kl比K2大所述第一值時(shí)，產(chǎn)生第一輸出信號0UT1，而當(dāng)K2比Kl大所述第一值時(shí)，產(chǎn)生第二輸出信號0UT2。比例法濾波器根據(jù)第一輸入信號mi的第一連續(xù)輸入次數(shù)Ll和第二輸入信號IN2 的第二連續(xù)輸入次數(shù)L2來產(chǎn)生輸出信號OUTl或0UT2。更具體而言，當(dāng)Ll為第二希望值時(shí)，產(chǎn)生第一輸出信號0UT1，而當(dāng)L2為第二希望值時(shí)，產(chǎn)生第二輸出信號0UT2。濾波器的“深度”指的是在積分法濾波器中所使用的所述第一值或者在比例法濾波器中所使用的所述第二值。參見圖1，積分法濾波器的操作如下。當(dāng)濾波電路被初始化時(shí)，‘1’被儲存在中心移位單元110中，而‘0’被儲存在其他移位單元中(111A至115A以及IllB至115B)。當(dāng)輸入第一輸入信號mi時(shí)，多個移位單元110、11認(rèn)至115々和11讓至1158將儲存的值沿第一方向101移位，當(dāng)?shù)诙斎胄盘朓N2輸入時(shí)，多個移位單元110、111A至115A 和IllB至115B將儲存的值沿第二方向102移位。第一選擇單元120基于濾波器的深度選擇來自于高位移位單元(uppershifting unit) IllA至115A的輸出信號UOUTO至U0OT4中的一個作為第一輸出信號OUTl。第二選擇單元130基于濾波器的深度選擇來自于低位移位單元(lower shifting unit) IllB至115B 的輸出信號DOUTO至D0UT4中的一個作為第二輸出信號0UT2。第一選擇單元120和第二選擇單元130每個都響應(yīng)于深度信息SEL來選擇輸出信號。深度信息SEL可以是表示濾波電路深度的至少1數(shù)據(jù)比特的數(shù)字信號，其中深度不大于深度的最大值。例如，當(dāng)深度是3時(shí)，第一選擇單元120選擇第三高位輸出信號U0UT<2>作為第一輸出信號0UT2，第二選擇單元130選擇第三低位輸出信號D0UT<2>作為第二輸出信號 0UT2。當(dāng)Kl減去K2所得的值是3時(shí)，第三高位輸出信號U0UT<2>是‘ 1’，并且第一輸出信號 OUTl被激活。當(dāng)K2減去Kl所得的值是3時(shí)，第二方向102上的第三低位輸出信號D0UT<2> 是‘1’，并且第二輸出信號0UT2被激活。第一選擇單元120可以由多路復(fù)用器構(gòu)成，所述多路復(fù)用器響應(yīng)于深度信息SEL 來選擇輸出信號UOUTO至U0UT4中的一個作為第一輸出信號OUTl。第二選擇單元130可以被形成為具有與第一選擇單元120的結(jié)構(gòu)相同的結(jié)構(gòu)。濾波電路通過上述操作來去除輸入信號mi和IN2中所包含的噪聲。即使在連續(xù)輸入第一輸入信號ml的同時(shí)輸入第二輸入信號IN2，輸出也不被輸出，除非K2與Kl之差等于濾波器的深度。因此，可以去除噪聲。即，濾波電路可以去除噪聲，除非相同的噪聲發(fā)生超過希望的次數(shù)。深度的最大值是由沿第一方向101連接的移位單元IllA至115A的數(shù)量或者沿第二方向102連接的移位單元11IB至115B的數(shù)量來確定。如圖1所示，沿第一方向101連接的移位單元的數(shù)量或者沿第二方向連接的移位單元的數(shù)量是5，深度的最大值為5。因此， 濾波器的深度可以被設(shè)置為1至5。然而，第一選擇單元120和第二選擇單元130由多路復(fù)用器構(gòu)成。隨著深度的最大值的增加，多路復(fù)用器的輸入的數(shù)量增加。因此，濾波電路變得復(fù)雜且占用大的面積，并且其輸出負(fù)載因邏輯門級的數(shù)量而增加。隨著輸出負(fù)載的增加，輸出信號OUTl或0UT2的電平下降。因此，為補(bǔ)償輸出信號OUTl或0UT2的電平，緩沖器(圖1未圖示)的尺寸和電流消耗可能增加。

發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例涉及一種濾波電路，這種濾波電路具有簡單的結(jié)構(gòu)，盡管濾波電路的深度的最大值增加也能夠減小電路面積和負(fù)載。根據(jù)本發(fā)明的一個示例性實(shí)施例，一種濾波電路包括多個移位單元，被配置為各自儲存初始值，接收至少一個輸入信號，以及響應(yīng)于至少一個輸入信號將所儲存的值依順序地移位到所述移位單元中的下一個移位單元；初始值設(shè)置單元，被配置為分別響應(yīng)于不同的濾波設(shè)置信號而將所述移位單元的初始儲存值設(shè)置為不同的初始儲存值組，其中，所述不同的濾波設(shè)置信號分別表示對所述至少一個輸入信號進(jìn)行濾波的不同標(biāo)準(zhǔn)，其中，所述初始儲存值具有第一邏輯值或第二邏輯值，其中，濾波電路被配置為當(dāng)?shù)谝贿壿嬛当灰莆坏剿龆鄠€移位單元中的選中的移位單元時(shí)將輸出信號激活。根據(jù)本發(fā)明的另一個示例性實(shí)施例，一種濾波電路包括多個移位單元，被配置為各自儲存初始值，接收至少一個輸入信號，以及響應(yīng)于至少一個輸入信號將所儲存的值沿著第一方向或第二方向依順序移位到所述移位單元中的下一個移位單元；以及初始值設(shè)置單元，被配置為分別響應(yīng)于不同的濾波設(shè)置信號而將所述移位單元的初始儲存值設(shè)置為不同的初始儲存值組，其中，所述不同的濾波設(shè)置信號分別表示對所述至少一個輸入信號進(jìn)行濾波的不同標(biāo)準(zhǔn)，其中，所述初始儲存值具有第一邏輯值或第二邏輯值，其中，濾波電路被配置為當(dāng)?shù)谝贿壿嬛当灰莆坏剿龆鄠€移位單元中的第一移位單元時(shí)產(chǎn)生第一輸出信號，而當(dāng)?shù)谝贿壿嬛当灰莆坏剿龆鄠€移位單元中的第二移位單元時(shí)產(chǎn)生第二輸出信號。根據(jù)本發(fā)明的又一個示例性實(shí)施例，一種集成電路包括檢測模塊，被配置為產(chǎn)生至少一個檢測信號；濾波模塊，被配置為包括多個移位單元，其中，所述移位單元各自被配置為儲存初始值，接收至少一個檢測信號，以及響應(yīng)于所述至少一個檢測信號將所儲存的值沿著第一方向或第二方向依順序移位到所述移位單元中的下一個移位單元，并且，濾波模塊還被配置為分別響應(yīng)于不同的濾波設(shè)置信號而將所述移位單元的初始儲存值設(shè)置為不同的初始儲存值組；以及操作模塊，被配置為響應(yīng)于濾波模塊的輸出信號執(zhí)行操作。


圖1是說明現(xiàn)有的濾波電路的圖。圖2是說明根據(jù)本發(fā)明的第一示例性實(shí)施例的濾波電路的圖。圖3A至3C是說明根據(jù)本發(fā)明的第一示例性實(shí)施例的濾波電路的操作的圖。圖4是說明根據(jù)本發(fā)明的第二示例性實(shí)施例的濾波電路的圖。圖5A至5C是說明根據(jù)本發(fā)明的第二示例性實(shí)施例的濾波電路的操作的圖。圖6是說明根據(jù)本發(fā)明的一個實(shí)施例的集成電路的圖。圖7是說明包括根據(jù)本發(fā)明的一個實(shí)施例的集成電路的延遲鎖定環(huán)的圖。
具體實(shí)施例方式下面將參照附圖更加詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式來實(shí)施，并且不應(yīng)當(dāng)被理解為限于本文所提出的實(shí)施例。確切地說，提供這些實(shí)施例是為了使得本說明書將是清楚且完整的，并且將會向本領(lǐng)域技術(shù)人員完全傳達(dá)本發(fā)明的范圍。在本說明書中，相同的附圖標(biāo)記在本發(fā)明的各個附圖和實(shí)施例中表示相同的部件。圖2是說明根據(jù)本發(fā)明的第一示例性實(shí)施例的濾波電路的圖。圖2所示的濾波電路是積分法濾波器。參見圖2，濾波電路包括多個移位單元210、211A至215A以及211B至215B、初始
值設(shè)置單元220和復(fù)位信號發(fā)生單元230。多個移位單元210、211A至215A以及211B至215B被配置為響應(yīng)于輸入信號INl 而將儲存的值沿第一方向201移位，并且被配置為響應(yīng)于第二輸入信號IN2而將儲存的值沿第二方向202移位。初始值設(shè)置單元220被配置為基于濾波器的深度來設(shè)置儲存在多個移位單元 210、211A至215A以及211B至215B中的作為初始值的初始值INIT<0:5>。如圖2所示， 第一初始值ΙΝΙΤ<0>被儲存在中心移位單元210中，第二初始值miT<l>被儲存在移位單元211A和211B中，第三初始值miT<2>被儲存在移位單元212A和212B中，第四初始值 INIT<3>被儲存在移位單元213A和21!3B中，第五初始值INIT<4>被儲存在移位單元214A 和214B中，而第六初始值miT<5>被儲存在第一移位單元215A和第二移位單元215B中。復(fù)位信號發(fā)生單元230被配置為響應(yīng)于輸出信號OUTl和0UT2來產(chǎn)生復(fù)位信號 RST。
下面描述濾波電路的操作。當(dāng)復(fù)位信號RST被激活時(shí)，初始值設(shè)置單元220通過對深度信息SEL進(jìn)行譯碼來確定初始值ΙΝΙ Χ0 5>?；谏疃刃畔EL，儲存在移位單元210、211A至215A以及211B至 215B中的初始值ΙΝΙ Χ0 5>中的一部分被激活，而初始值的其余部分被去激活。在此，激活的初始值被定義為‘1’，去激活的初始值被定義為‘0’。然而，也可以是相反的定義。深度信息SEL是包含濾波電路深度的至少1數(shù)據(jù)比特的信號，其可以表示對輸入信號進(jìn)行濾波的不同標(biāo)準(zhǔn)，其中深度不大于深度的最大值。濾波器被配置為根據(jù)不同的深度信號而不同地對信號進(jìn)行濾波。當(dāng)輸入第一輸入信號mi時(shí)，存儲在移位單元210、211A至215A以及211B至215B 中的值沿著第一方向201被移位。當(dāng)?shù)诙斎胄盘朓N2輸入時(shí)，存儲在移位單元210、211A 至215A以及211B至215B中的值沿著第二方向202被移位。根據(jù)激活的初始值‘1’在移位單元中的儲存位置，‘1’被移位到達(dá)選中的移位單元例如第一移位單元215A或另一個選中的移位單元例如第二移位單元215B所要經(jīng)過的移位單元的數(shù)量會發(fā)生改變。例如，當(dāng)濾波器的深度是3且第一移位單元215A和第二移位單元215B是選中的移位單元時(shí)，‘1’到達(dá)第一移位單元215A或第二移位單元215B要被移位經(jīng)過3個移位單元。即，初始值ΙΝΙ Χ0 2>被確定為‘ 1，，初始值INIT<3 5>被確定為‘0，，從而‘ 1，在被輸出之前沿著第一方向201被移位經(jīng)過移位單元213A、214A和215A且沿著第二方向202被移位經(jīng)過移位單元2i;3B、214B和215B。此外，可以僅是第三初始值INIT<2>被確定為‘1，。另外，第一移位單元可以是從中心移位單元210沿第一方向201布置的移位單元 211A至215A中的任一個，第二移位單元可以是從中心移位單元210沿第二方向202布置的移位單元211B至215B中的任一個。當(dāng)?shù)谝惠斎胄盘杕i的輸入次數(shù)與第二輸入信號IN2的輸入次數(shù)之差為3時(shí)，‘1， 到達(dá)第一移位單元215A或第二移位單元215B。當(dāng)‘1’到達(dá)第一移位單元215A時(shí)，產(chǎn)生第一輸出信號0UT1，而當(dāng)‘1’到達(dá)第二移位單元215B時(shí)，產(chǎn)生第二輸出信號0UT2。當(dāng)?shù)谝惠敵鲂盘朞UTl或第二輸出信號0UT2被激活時(shí)，復(fù)位信號發(fā)生單元230激活復(fù)位信號RST。當(dāng)復(fù)位信號RST被激活時(shí)，初始值設(shè)置單元220響應(yīng)于如上所述的深度信息SEL，將儲存在移位單元210、211A至215A和211B至215B中的初始值INIT<0:5>中的一部分激活，并且將初始值其余部分去激活。與此同時(shí)，沿第一方向的深度與沿第二方向的深度可以是不同的。第一移位單元 215A和第二移位單元215B可以被不同地確定，或者儲存在移位單元211A至215A中的初始值與儲存在移位單元211B至215B中的初始值可以被不同地設(shè)置。根據(jù)本發(fā)明的第一實(shí)施例，基于深度確定用于產(chǎn)生第一輸出信號OUTl的第一移位單元215A和用于產(chǎn)生第二輸出信號0UT2的第二移位單元215B，并將激活的初始值儲存在移位單元中。根據(jù)一個實(shí)例，不選擇用于產(chǎn)生輸出信號OUTl和0UT2的移位單元，而選擇單元120和130是可選的。盡管深度的最大值增大，但是邏輯門級的數(shù)量不增加且電路負(fù)載不增加。因此，不會為了補(bǔ)償因負(fù)載的增加所導(dǎo)致的輸出信號的電平的降低而大大增加緩沖器(圖2未圖示)的尺寸和電流消耗。此外，濾波電路具有簡單的結(jié)構(gòu)，因?yàn)槎嗦窂?fù)用器是可選的。
另外，根據(jù)本發(fā)明的另一個實(shí)施例的濾波電路可以包括多個移位單元210、211A 至215A以及211B至215B，初始值設(shè)置單元220和復(fù)位信號發(fā)生單元230。多個移位單元 210、211A至215A以及211B至215B被配置為響應(yīng)于輸入信號1附和IN2，將儲存的值沿著第一方向201或沿著第二方向202移位。初始值設(shè)置單元220被配置為根據(jù)深度來設(shè)置儲存在移位單元210、211A至215A以及211B至215B中的每個中的各個初始值INIT<0:5>。 復(fù)位信號發(fā)生單元230被配置為響應(yīng)于輸出信號OUTl來激活復(fù)位信號RST。S卩，根據(jù)本發(fā)明的另一個實(shí)施例的濾波電路是沿著第一方向201執(zhí)行濾波操作而不沿著第二方向202執(zhí)行濾波操作的單向?yàn)V波電路。當(dāng)初始值INIT<0:5>中的激活的初始值到達(dá)第一移位單元215A時(shí)，濾波電路產(chǎn)生輸出信號0UT1。除了單向?yàn)V波電路不沿著兩個方向操作之外，單向?yàn)V波電路的操作與圖2所描述的具有上述第一方向和第二方向操作的濾波電路的操作相同。圖3A至3C是說明根據(jù)本發(fā)明的第一示例性實(shí)施例的濾波電路的操作的圖。在每個附圖中，方塊對應(yīng)于移位單元210、211A至215A以及211B至215B。更具體而言，附圖標(biāo)記‘301，、‘302，和‘303，所標(biāo)示的方塊分別對應(yīng)于中心移位單元210、第一移位單元215A和第二移位單元215B。帶斜線的方塊表示儲存激活的初始值‘ 1’的移位單元，而空白的方塊表示儲存去激活的初始值‘0’的移位單元。圖3A表示當(dāng)深度是5時(shí)的濾波電路的操作。如圖3A所示，輸入信號INl和IN2以IN2、INl、INl、INl、INl、INl和INl的順序輸入。第一輸入信號mi的第一輸入次數(shù)Kl是6，第二輸入信號IN2的第二輸入次數(shù)為1， 因此第一輸出信號OUTl被激活。圖;3B表示當(dāng)深度是4時(shí)的濾波電路的操作。如圖;3B所示，輸入信號INl和IN2以INl、IN2、IN2、IN2、IN2和IN2的順序輸入。 第一輸入信號mi的第一輸入次數(shù)Kl是1，第二輸入信號IN2的第二輸入次數(shù)為5，因此第二輸出信號0UT2被激活。圖3C表示當(dāng)深度是3時(shí)的濾波電路的操作。如圖3C所示，輸入信號INl和IN2以INl、INl、IN2、IN2、IN2、IN2和IN2的順序輸入。第一輸入信號mi的第一輸入次數(shù)Kl是2，第二輸入信號IN2的第二輸入次數(shù)為5， 因此第二輸出信號0UT2被激活。圖4是說明根據(jù)本發(fā)明的第二示例性實(shí)施例的濾波電路的圖。圖4所示的濾波電路是比例法濾波器。參見圖4，濾波電路包括第一移位模塊41、第二移位模塊42、初始值設(shè)置模塊420 和復(fù)位信號發(fā)生單元430。第一移位模塊41包括多個移位單元410A至414A。多個移位單元410A至414A被配置為響應(yīng)于第一輸入信號mi而將所儲存的值沿著第一方向401移位。第二移位模塊42 包括多個移位單元410B至414B。多個移位單元410B至414B被配置為響應(yīng)于第二輸入信號IN2而將所儲存的值沿著第二方向402移位。初始值設(shè)置模塊420包括第一初始值設(shè)置單元421和第二初始值設(shè)置單元422。 第一初始值設(shè)置單元421被配置為基于深度來設(shè)置儲存在多個移位單元410A至414A中的第一初始值UmiT<0 4>。第二初始值設(shè)置單元422被配置為基于深度來設(shè)置儲存在多個移位單元410B至414B中的第二初始值DINIT<0 4>。在第一移位模塊41中，UINIT<0>被儲存在移位單元410A中，UINIT<1>被儲存在移位單元41IA中，UINIT<2>被儲存在移位單元412A中，UINIT<3>被儲存在移位單元413A 中，而UINIT<4>被儲存在第一移位單元414A中。在第二移位模塊42中，DINIT<0>被儲存在移位單元410B中，DINIT<1>被儲存在移位單元41IB中，DINIT<2>被儲存在移位單元412B 中，DINIT<3>被儲存在移位單元41 中，而DmiT<4>被儲存在第二移位單元414B中。復(fù)位信號發(fā)生模塊430包括第一復(fù)位信號發(fā)生單元431和第二復(fù)位信號發(fā)生單元 432。第一復(fù)位信號發(fā)生單元431被配置為響應(yīng)于第一輸出信號OUTl來產(chǎn)生第一復(fù)位信號 URST0此外，第二復(fù)位信號發(fā)生單元432被配置為響應(yīng)于第二輸出信號0UT2來產(chǎn)生第二復(fù)位信號DRST。下面描述濾波電路的操作。當(dāng)?shù)谝粡?fù)位信號URST被激活時(shí)，第一初始值設(shè)置單元421通過對第一深度信息 USEL進(jìn)行譯碼來設(shè)置第一初始值UINIT<0:4>。當(dāng)?shù)诙?fù)位信號DRST被激活時(shí)，第二初始值設(shè)置單元422通過對第二深度信息DSEL進(jìn)行譯碼來設(shè)置第二初始值DINIT<0:4>?；诘谝簧疃刃畔SEL和第二深度信息DSEL，儲存在移位單元410A至414A和410B至414B中的初始值UINIT<0:4>和DINIT<0:4>中的一部分被激活，而初始值其余部分被去激活。在此，激活的初始值被定義為‘1’，去激活的初始值被定義為‘0’。然而，可以是相反的定義。深度信息USEL或DSEL是多于1數(shù)據(jù)比特并表示濾波電路深度的信號，其中深度不大于深度的最大值。在下文，假設(shè)第一深度信息USEL與第二深度信息DSEL相同。每當(dāng)輸入第一輸入信號mi時(shí)，存儲在第一移位模塊41的移位單元410A至414A 中的值沿著第一方向401被移位，而當(dāng)輸入第二輸入信號IN2時(shí)，存儲在移位單元410A至 414A中的值被初始化。此外，每當(dāng)輸入第二輸入信號IN2時(shí)，存儲在第二移位模塊42的移位單元410B至414B中的值沿著第二方向402被移位，而當(dāng)輸入第一輸入信號mi時(shí)，存儲在移位單元410B至414B中的值被初始化。根據(jù)‘1’在移位單元中儲存的位置，沿著第一方向401將‘1’移位到達(dá)第一移位單元414A所要經(jīng)過的移位單元的數(shù)量或者沿著第二方向402將‘1’移位到達(dá)第二移位單元414B所要經(jīng)過的移位單元的數(shù)量發(fā)生改變。例如，當(dāng)深度為‘3’時(shí)，‘1’被移位經(jīng)過三個移位單元到達(dá)第一移位單元414A或第二移位單元414B。即，‘1，被設(shè)置為沿著第一方向401移位經(jīng)過移位單元412A、413A和 414A或者‘ 1，被設(shè)置為沿著第二方向402移位經(jīng)過移位單元412B、4i;3B和414B。因此，初始值UINIKO 1>和DINIKO 1>被確定為‘ 1，，而初始值UINIT<2 4>和DINIT<2 4>被確定為‘0，。此外，可以僅是UINIT<1>和DINIT<1>被確定為‘1，。當(dāng)?shù)谝惠斎胄盘杕i的連續(xù)輸入次數(shù)為3或者第二輸入信號IN2的連續(xù)輸入次數(shù)為3時(shí)，‘1，到達(dá)第一移位單元414A或第二移位單元414B。當(dāng)‘ 1，到達(dá)第一移位單元414A 時(shí)，產(chǎn)生第一輸出信號OUTl ；當(dāng)‘1’到達(dá)第二移位單元414B時(shí)，產(chǎn)生第二輸出信號0UT2。如果第一輸出信號OUTl被激活，則第一復(fù)位信號發(fā)生單元431激活第一復(fù)位信號 URST0當(dāng)?shù)谝粡?fù)位信號URST被激活時(shí)，第一初始值設(shè)置單元421響應(yīng)于如上所述的第一深度信息USEL來設(shè)置第一初始值UINIT<0:4>。如果第二輸出信號0UT2被激活，則第二復(fù)位信號發(fā)生單元432激活第二復(fù)位信號DRST。當(dāng)?shù)诙?fù)位信號DRST被激活時(shí)，第二初始值設(shè)置單元422響應(yīng)于如上所述的第二深度信息DSEL來設(shè)置第二初始值DINIT<0:4>。根據(jù)一個實(shí)例，可以使用包括但不限于兩個輸入信號mi和IN2的任何合理合適的輸入信號。當(dāng)使用一個輸入信號時(shí)，移位方向GOl和402)可以響應(yīng)于輸入信號的邏輯電平(低和高)而改變。使用一個輸入信號的濾波電路的操作除了使用一個輸入信號之外， 與圖4所示的濾波電路的操作相同。另外，根據(jù)本發(fā)明的另一個實(shí)施例的濾波電路可以包括多個移位單元410A至 414A、初始值設(shè)置單元421和復(fù)位信號發(fā)生單元431。多個移位單元410A至414A被配置為響應(yīng)于輸入信號mi將所儲存的值沿著第一方向移位。初始值設(shè)置單元421被配置為根據(jù)深度來設(shè)置儲存在移位單元410A至414A的每個中的各個初始值UINIT<0 4>。復(fù)位信號發(fā)生單元431被配置為響應(yīng)于輸出信號OUTl或另一個輸入信號IN2來激活復(fù)位信號URST。S卩，根據(jù)本發(fā)明的另一個實(shí)施例的濾波電路是沿著第一方向401執(zhí)行濾波操作而不沿著第二方向402執(zhí)行濾波操作的單向?yàn)V波電路。當(dāng)初始值UINIT<0:4>中的激活的初始值到達(dá)多個移位單元410A至414A中的特定移位單元時(shí)，濾波電路產(chǎn)生輸出信號0UT1。單向?yàn)V波電路的原理與圖4所示的濾波電路的原理相同。在根據(jù)本發(fā)明的第二實(shí)施例的濾波電路中，在圖4所示的移位操作期間， ‘1，( ‘H，)信號被連續(xù)地輸入/移位到移位單元410A和410B。圖5A至5C是說明根據(jù)本發(fā)明的第二示例性實(shí)施例的濾波電路的操作的圖。更具體而言，圖5A至5C圖示在執(zhí)行移位操作時(shí)‘1，信號經(jīng)由移位單元410A和410B連續(xù)地輸入的情況下的濾波電路的操作。在每個附圖中，方塊對應(yīng)于移位單元410A至414A和410B至414B。更具體而言， 附圖標(biāo)記‘501，、‘502，、‘503，和‘504，所標(biāo)示的方塊分別對應(yīng)于移位單元410A、移位單元 410B、第一移位單元414A和第二移位單元414B。帶斜線的方塊表示儲存激活的初始值‘ 1’ 的移位單元，而空白的方塊表示儲存去激活的初始值‘0’的移位單元。圖5A表示當(dāng)深度是5時(shí)的濾波電路的操作。如圖5A 所示，輸入信號 mi 和 IN2 以 IN2、IN2、IN2、INl、INl、INl、INl 和 1附的順序輸入。第一輸入信號mi的連續(xù)輸入次數(shù)是5，因此第一輸出信號ο τι被激活。圖5B表示當(dāng)深度是4時(shí)的濾波電路的操作。如圖5B 所示，輸入信號 INl 和 IN2 以 IN1、IN1、IN2、IN2、IN2、IN1、IN1、IN1 和 INl 的順序輸入。第一輸入信號mi的連續(xù)輸入次數(shù)是4，因此第第一輸出信號ο τι被激活。圖5C表示當(dāng)深度是3時(shí)的濾波電路的操作。如圖5C所示，輸入信號INl和IN2以INl、INl、IN2、IN2和IN2的順序輸入。第二輸入信號IN2的連續(xù)輸入次數(shù)是3，因此第二輸出信號0UT2被激活。圖6是說明根據(jù)本發(fā)明的一個實(shí)施例的集成電路的圖。參見圖6，集成電路包括檢測模塊610、濾波模塊620和操作模塊630。檢測模塊610被配置為接收輸入值并輸出至少一個檢測信號例如mi或IN2。濾波模塊620被配置為接收檢測信號mi和IN2并產(chǎn)生第一輸出信號OUTl和第二輸出信號 0UT2。操作模塊630被配置為響應(yīng)于第一輸出信號OUTl或第二輸出信號0UT2來執(zhí)行操作。檢測信號mi和IN2與圖2和圖4所示的濾波電路的輸入信號1附和IN2相對應(yīng)。當(dāng)使用積分法濾波器時(shí)，濾波模塊620具有與圖2的濾波電路相同的結(jié)構(gòu)，當(dāng)使用比例法濾波器時(shí)，濾波模塊620具有與圖4的濾波電路相同的結(jié)構(gòu)。檢測模塊610經(jīng)由輸入端子A接收輸入值，將輸入值與希望的基準(zhǔn)值進(jìn)行比較，并產(chǎn)生檢測信號mi和IN2。然后，當(dāng)濾波模塊620響應(yīng)于檢測信號mi和IN2而產(chǎn)生輸出信號OUTl和0UT2時(shí)，操作模塊630響應(yīng)于輸出信號OUTl和0UT2來控制自身的操作。操作模塊630經(jīng)由輸出端子B輸出操作結(jié)果。圖7是說明包括根據(jù)本發(fā)明的一個實(shí)施例的集成電路的延遲鎖定環(huán)的圖。延遲鎖定換包括延遲器710、相位檢測器720、濾波器730、延遲控制器740和復(fù)制延遲器750。延遲器710被配置為將輸入時(shí)鐘CLKIN延遲并產(chǎn)生輸出時(shí)鐘CLK0UT。復(fù)制延遲器 750被配置為將輸出時(shí)鐘CLKOUT延遲并產(chǎn)生反饋時(shí)鐘CLKFB。相位檢測器720被配置為將輸入時(shí)鐘CLKIN與反饋時(shí)鐘CLKFB間的相位進(jìn)行比較，并產(chǎn)生檢測信號mi或IN2。濾波器730被配置為去除檢測信號mi或IN2中所包含的噪聲。延遲控制器740 被配置為響應(yīng)于濾波器730的輸出信號OUTl或0UT2來控制延遲器710的延遲值。相位檢測器720與圖6的檢測模塊610相對應(yīng)。相位檢測器720將輸入時(shí)鐘CLKIN 與反饋時(shí)鐘CLKFB間的相位進(jìn)行比較，并產(chǎn)生檢測信號mi或IN2。例如，當(dāng)輸入時(shí)鐘CLKIN 的相位比反饋時(shí)鐘CLKFB的相位超前時(shí)，產(chǎn)生第一檢測信號IN1。此外，當(dāng)反饋時(shí)鐘CLKFB 的相位比輸入時(shí)鐘CLKIN的相位超前時(shí)，產(chǎn)生第二檢測信號IN2。濾波器730與圖6的濾波模塊620相對應(yīng)。濾波器730去除檢測信號1附和IN2 中所包含的噪聲，并產(chǎn)生輸出信號OUTl和0UT2。延遲器710和延遲控制器740都與圖6的操作模塊相對應(yīng)。延遲控制器740響應(yīng)于第一輸出信號OUTl和0UT2來控制延遲器710的操作。例如，延遲控制器740響應(yīng)于第一輸出信號OUTl來增加延遲器710的延遲值，而延遲控制器740響應(yīng)于第二輸出信號0UT2 來減小延遲器710的延遲值。圖6所示的集成電路不僅可以應(yīng)用于延遲鎖定環(huán)，而且還可以應(yīng)用于包括數(shù)字濾波電路的信號處理裝置以及具有例如數(shù)字信號處理DSP芯片中使用的數(shù)字濾波器的裝置。如上所述，根據(jù)本發(fā)明的第一和第二示例性實(shí)施例的濾波電路盡管深度的最大值增加但是結(jié)構(gòu)簡單。因此可以減小濾波電路的面積和負(fù)載。雖然已經(jīng)參照具體的實(shí)施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員而言明顯的是，在不脫離所附權(quán)利要求書所限定的本發(fā)明的精神和范圍的前提下，可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種濾波電路，包括多個移位單元，所述多個移位單元被配置為各自儲存初始值，接收至少一個輸入信號， 以及響應(yīng)于至少一個輸入信號而將所儲存的值依順序地移位到所述移位單元中的下一個移位單元；以及初始值設(shè)置單元，所述初始值設(shè)置單元被配置為分別響應(yīng)于不同的濾波設(shè)置信號而將所述移位單元中的初始儲存值設(shè)置為不同的初始儲存值組，其中，所述不同的濾波設(shè)置信號分別表示對所述至少一個輸入信號進(jìn)行濾波的不同標(biāo)準(zhǔn)，所述初始儲存值具有第一邏輯值或第二邏輯值，其中，所述濾波電路被配置為當(dāng)所述第一邏輯值被移位到所述多個移位單元中的選中的移位單元時(shí)將輸出信號激活。
2.如權(quán)利要求1所述的濾波電路，其中，所述第一邏輯值被移位到達(dá)所述選中的移位單元所經(jīng)過的移位單元的數(shù)量響應(yīng)于所述不同的濾波設(shè)置信號而改變。
3.如權(quán)利要求1所述的濾波電路，其中，初始儲存有所述第一邏輯值的移位單元的總數(shù)量基于所述不同的濾波設(shè)置信號而改變。
4.如權(quán)利要求1所述的濾波電路，其中，所述濾波電路被配置為分別響應(yīng)于所述不同的濾波設(shè)置信號來改變所述濾波電路的配置。
5.如權(quán)利要求1所述的濾波電路，其中，所述初始值設(shè)置單元被配置為當(dāng)復(fù)位信號被激活時(shí)，將儲存在所述移位單元中的值復(fù)位為所述初始值。
6.如權(quán)利要求5所述的濾波電路，還包括復(fù)位信號發(fā)生單元，所述復(fù)位信號發(fā)生單元被配置為響應(yīng)于所述輸出信號而將所述復(fù)位信號激活。
7.如權(quán)利要求6所述的濾波電路，其中，所述復(fù)位信號發(fā)生單元被配置為當(dāng)所述至少一個輸入信號被去激活時(shí)，將所述復(fù)位信號激活。
8.一種濾波電路，包括多個移位單元，所述多個移位單元被配置為各自儲存初始值，接收至少一個輸入信號， 以及響應(yīng)于至少一個輸入信號而將所儲存的值沿著第一方向或第二方向依順序地移位到所述移位單元中的下一個移位單元；以及初始值設(shè)置單元，所述初始值設(shè)置單元被配置為分別響應(yīng)于不同的濾波設(shè)置信號而將所述移位單元的初始儲存值設(shè)置為不同的初始儲存值組，其中，所述不同的濾波設(shè)置信號分別表示對所述至少一個輸入信號進(jìn)行濾波的不同標(biāo)準(zhǔn)，所述初始儲存值具有第一邏輯值或第二邏輯值，其中，所述濾波電路被配置為當(dāng)所述第一邏輯值被移位到所述多個移位單元中的第一移位單元時(shí)產(chǎn)生第一輸出信號，而當(dāng)所述第一邏輯值被移位到所述多個移位單元中的第二移位單元時(shí)產(chǎn)生第二輸出信號。
9.如權(quán)利要求8所述的濾波電路，其中，所述第一移位單元是從所述多個移位單元的中心移位單元沿著第一方向布置的多個移位單元中的一個，所述第二移位單元是從所述中心移位單元沿著第二方向布置的多個移位單元中的一個。
10.如權(quán)利要求9所述的濾波電路，其中，所述至少一個輸入信號包括第一輸入信號和第二輸入信號，并且，所述多個移位單元響應(yīng)于所述第一輸入信號而將各自儲存的值沿著所述第一方向移位，而響應(yīng)于所述第二輸入信號將各自儲存的值沿著所述第二方向移位。
11.如權(quán)利要求10所述的濾波電路，其中，所述第一邏輯值被移位到達(dá)所述第一移位單元或所述第二移位單元所經(jīng)過的移位單元的數(shù)量響應(yīng)于所述不同的濾波設(shè)置信號而改變。
12.如權(quán)利要求8所述的濾波電路，其中，所述初始值設(shè)置單元被配置為當(dāng)復(fù)位信號被激活時(shí)，將儲存在所述移位單元中的值復(fù)位為所述初始值。
13.如權(quán)利要求12所述的濾波電路，還包括復(fù)位信號發(fā)生單元，所述復(fù)位信號發(fā)生單元被配置為響應(yīng)于所述第一輸出信號或所述第二輸出信號而將所述復(fù)位信號激活。
14.一種集成電路，包括檢測模塊，所述檢測模塊被配置為產(chǎn)生至少一個檢測信號；濾波模塊，所述濾波模塊被配置為包括多個移位單元，其中，所述移位單元各自被配置為儲存初始值，接收至少一個檢測信號，以及響應(yīng)于所述至少一個檢測信號而將所儲存的值沿著第一方向或第二方向依順序地移位到所述移位單元中的下一個移位單元，所述濾波模塊還被配置為分別響應(yīng)于不同的濾波設(shè)置信號而將所述移位單元的初始儲存值設(shè)置為不同的初始儲存值組；以及操作模塊，所述操作模塊被配置為響應(yīng)于所述濾波模塊的輸出信號來執(zhí)行操作。
15.如權(quán)利要求14所述的集成電路，其中，所述不同的濾波設(shè)置信號分別表示對所述至少一個輸入信號進(jìn)行濾波的不同標(biāo)準(zhǔn)，其中，所述濾波電路被配置為當(dāng)所述第一邏輯值被移位到所述多個移位單元中的第一移位單元時(shí)產(chǎn)生第一輸出信號，而當(dāng)所述第一邏輯值被移位到所述多個移位單元中的第二移位單元時(shí)產(chǎn)生第二輸出信號。
16.如權(quán)利要求15所述的集成電路，其中，所述第一移位單元是從所述多個移位單元的中心移位單元沿著第一方向布置的多個移位單元中的一個，所述第二移位單元是從所述中心移位單元沿著第二方向布置的多個移位單元中的一個。
17.如權(quán)利要求16所述的集成電路，其中，所述至少一個檢測信號包括第一檢測信號和第二檢測信號，并且，所述多個移位單元響應(yīng)于所述第一檢測信號而將各自儲存的值沿著所述第一方向移位，而響應(yīng)于所述第二檢測信號將各自儲存的值沿著所述第二方向移位。
18.如權(quán)利要求15所述的集成電路，其中，所述第一邏輯值被移位到達(dá)所述第一移位單元或所述第二移位單元所經(jīng)過的移位單元的數(shù)量響應(yīng)于所述不同的濾波設(shè)置信號而改變。
19.如權(quán)利要求14所述的集成電路，其中，所述初始值設(shè)置單元被配置為當(dāng)復(fù)位信號被激活時(shí)，將儲存在所述移位單元中的值復(fù)位為所述初始值。
全文摘要
本發(fā)明涉及一種濾波電路，包括多個移位單元，被配置為各自儲存初始值，接收至少一個輸入信號，以及響應(yīng)于至少一個輸入信號依順序?qū)⑺鶅Υ娴闹狄莆坏剿鲆莆粏卧械南乱粋€移位單元；和初始值設(shè)置單元，被配置為分別響應(yīng)于不同的濾波設(shè)置信號而將所述移位單元的初始儲存值設(shè)置為不同的初始儲存值組，其中，不同的濾波設(shè)置信號分別表示對至少一個輸入信號進(jìn)行濾波的不同標(biāo)準(zhǔn)，初始儲存值具有第一邏輯值或第二邏輯值，其中，濾波電路被配置為當(dāng)?shù)谝贿壿嬛当灰莆坏蕉鄠€移位單元中的選中的移位單元時(shí)將輸出信號激活。
文檔編號H03H7/12GK102468815SQ201110007848
公開日2012年5月23日 申請日期2011年1月14日 優(yōu)先權(quán)日2010年11月4日
發(fā)明者崔海郎, 金龍珠 申請人:海力士半導(dǎo)體有限公司