專利名稱：具有模擬及數(shù)字反饋控制的鎖相環(huán)路(pll)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及鎖相環(huán)路(PLL)且更具體地說(shuō)，涉及在PLL反饋控制上的改進(jìn)。
背景技術(shù)：
鎖相環(huán)路(PLL)普遍用于合成器子系統(tǒng)中。使用連續(xù)校準(zhǔn)的常規(guī)PLL 100的實(shí)例在圖I中展示。PLL 100大體上由相位/頻率檢測(cè)器(PFD) 202、電荷泵204、環(huán)路濾波器206、雙增益壓控振蕩器(VCO) 102、分頻器220、放大器218及校準(zhǔn)電容器CCT組成。在此配置中，有兩個(gè)分開(kāi)的模擬環(huán)路、一個(gè)低帶寬環(huán)路(以誤差放大器218及VCO 102形成)及一個(gè)高帶寬環(huán)路(以分頻器220及VCO 102形成)，使得低帶寬環(huán)路可施加粗調(diào)諧電壓VC到VCO 102且高帶寬環(huán)路可施加細(xì)調(diào)諧電壓VF到VCO 102。在操作中，高帶寬環(huán)路作為常規(guī)單路徑PLL操作，通過(guò)施加細(xì)調(diào)諧電壓VF到VC0102而提供低調(diào)諧增益特性給VCO 102，然而低帶寬環(huán)路允許寬頻率調(diào)諧范圍特性的提 供。特別關(guān)于低帶寬環(huán)路，跨導(dǎo)誤差放大器218放大細(xì)調(diào)諧電壓VF(從環(huán)路濾波器206輸出)與參考電壓REF之間的差異，且將此差異作為電流施加到電容器CCT以便產(chǎn)生粗調(diào)諧電壓VC，所述粗調(diào)諧電壓VC被施加到VCO 102以用于寬VCO調(diào)諧帶寬。低頻率環(huán)路將寬帶VCO粗調(diào)諧到其中高帶寬環(huán)路變得可操作的范圍內(nèi)。此通過(guò)提供連續(xù)(但低頻率)校正給VCO 102得以實(shí)現(xiàn)。因?yàn)榈蛶挱h(huán)路僅可跟蹤輸入信號(hào)中的低頻率變化，所以此環(huán)路對(duì)PLL100的雜散電平及寬帶相位噪聲性能將幾乎沒(méi)有直接影響。高帶寬環(huán)路直到VCO被調(diào)諧到落在VCO細(xì)頻率輸入調(diào)諧范圍內(nèi)的頻率才操作，在所述范圍內(nèi)細(xì)VCO調(diào)諧增益變成非零。高帶寬環(huán)路一般負(fù)責(zé)設(shè)置大體相關(guān)噪聲特性。在常規(guī)單環(huán)路PLL中，調(diào)諧范圍與噪聲性能之間的權(quán)衡緊密相關(guān)。兩個(gè)環(huán)路的使用有效地使此權(quán)衡不再相關(guān)，允許PLL 100提供超越其它常規(guī)單路徑PLL的更好性能。然而，此配置的缺點(diǎn)是PLL 100的緩慢穩(wěn)定時(shí)間。一般來(lái)說(shuō)，緩慢穩(wěn)定時(shí)間可歸因于低帶寬、粗調(diào)諧環(huán)路。另一缺點(diǎn)是電容器CCT的尺寸，所述電容器CCT的尺寸經(jīng)常為很大以抑制放大器218的噪聲。由于這些缺點(diǎn)，有一些系統(tǒng)，其中PLL 100不合需要。因此，需要具有改進(jìn)性能特性的PLL。一些其它常規(guī)電路在以下中描述吳(Wu)等人，“具有自適應(yīng)調(diào)諧粗調(diào)環(huán)路的4. 2GHz PLL 頻率合成器(A 4. 2GHz PLL Frequency Synthesizer with an AdaptivelyTuned Coarse Loop)”，IEEE 2007定制集成電路會(huì)議，第547頁(yè)到第550頁(yè)；諾尼斯(Nonis)等人新低抖動(dòng)模擬雙調(diào)諧LC-VCO PLL架構(gòu)的模型化、設(shè)計(jì)及特征化(Modeling,Design and Characterization of a New Low-Jitter Analog Dual Tuning LC-VCO PLLArchitecture) ”，IEEE固態(tài)電路期刊，第40卷，第6期，2005年6月，第1303頁(yè)到第1309頁(yè)；佩羅特(Perrott)等人，“利用混合模/數(shù)環(huán)路濾波器及全數(shù)字無(wú)參考頻率釆集的2. 5-Gb/s 多速率 0. 25-um CMOS 時(shí)鐘及數(shù)據(jù)恢復(fù)電路(A 2. 5-Gb/s Multi-Rate 0.25-um CMOSClock and Data Recovery Circuit Utilizing a Hybrid Analog/Digital Loop Filterand All-Digital Referenceless Frequency Acquisition)，，，IEEE 固態(tài)電路期干丨J，第 41卷，第12期，2006年12月，第2930頁(yè)到第2944頁(yè)；第6，658，748號(hào)美國(guó)專利；第6，952，124號(hào)美國(guó)專利；第7，015，763號(hào)美國(guó)專利；第7，133，485號(hào)美國(guó)專利；第7，301，407號(hào)美國(guó)專利；第7，385，452號(hào)美國(guó)專利；第2002/0008593號(hào)美國(guó)專利公開(kāi)案；第2003/0141936號(hào)美國(guó)專利公開(kāi)案；第2005/0212609號(hào)美國(guó)專利公開(kāi)案；第2005/0212614號(hào)美國(guó)專利公開(kāi)案；第2007/0057736號(hào)美國(guó)專利公開(kāi)案；及用于德州儀器公司的時(shí)鐘產(chǎn)生器零件號(hào)CDCE421的數(shù)據(jù)表。

發(fā)明內(nèi)容
因此，本發(fā)明的實(shí)例實(shí)施例提供一種設(shè)備。所述設(shè)備包括壓控振蕩器(VCO)，其具有電容性網(wǎng)絡(luò)，其接收至少部分基于輸入信號(hào)的第一調(diào)諧電壓；及開(kāi)關(guān)電容器陣列，其耦合到所述電容性網(wǎng)絡(luò)；放大器，其接收所述第一調(diào)諧電壓及參考電壓，其中所述放大器放大所述參考電壓與所述第一調(diào)諧電壓之間的差異；開(kāi)關(guān)，其接收所述參考電壓及所述參考電壓與所述第一調(diào)諧電壓之間的所述放大的差異；校準(zhǔn)電容器，其接收來(lái)自開(kāi)關(guān)的輸出并產(chǎn)生第二調(diào)諧電壓；及控制環(huán)路，其接收所述輸入信號(hào)及所述第二調(diào)諧電壓，其中所述控制器環(huán)路控制開(kāi)關(guān)以便當(dāng)所述設(shè)備復(fù)位時(shí)施加參考電壓到所述校準(zhǔn)電容器，且其中所述控制 環(huán)路控制所述開(kāi)關(guān)電容器陣列以調(diào)整所述VCO的電容以大體維持相位及頻率鎖定。根據(jù)本發(fā)明的實(shí)例實(shí)施例，VCO進(jìn)一步包括耦合到所述電容性網(wǎng)絡(luò)的電感性網(wǎng)絡(luò)；及耦合到所述電容性網(wǎng)絡(luò)的VCO放大器。根據(jù)本發(fā)明的實(shí)例實(shí)施例，控制環(huán)路進(jìn)一步包括精密鎖定檢測(cè)器；耦合到精密鎖定檢測(cè)器的窗口調(diào)整電路；耦合到窗口調(diào)整電路的窄窗口電路；耦合到窗口調(diào)整電路的寬窗口調(diào)整電路；接收輸入信號(hào)的分頻器；耦合到窗口調(diào)整電路及分頻器的繼電器式(bang-bang)控制器；及耦合到繼電器式控制器及開(kāi)關(guān)電容器陣列的計(jì)數(shù)器。根據(jù)本發(fā)明的實(shí)例實(shí)施例，繼電器式控制器進(jìn)一步包括第一比較器，其具有第一輸入端、第二輸入端及輸出端,其中第一比較器的第一輸入端稱合到開(kāi)關(guān)，且其中第一比較器的第二輸入端耦合到窗口調(diào)整電路；及第二比較器，其具有第一輸入端、第二輸入端及輸出端，其中第二比較器的第一輸入端耦合到開(kāi)關(guān)，且其中第二比較器的第二輸入端耦合到窗口調(diào)整電路。根據(jù)本發(fā)明的實(shí)例實(shí)施例，繼電器式控制器進(jìn)一步包括耦合到分頻器的第一逆變器；耦合到第一比較器的輸出端及分頻器的第一觸發(fā)器；耦合在第一觸發(fā)器與計(jì)數(shù)器之間的第二逆變器；耦合到第一觸發(fā)器及第一逆變器的第二觸發(fā)器；耦合到第二比較器的輸出端及分頻器的第三觸發(fā)器；耦合到第三觸發(fā)器及第一逆變器的第四觸發(fā)器；耦合到第三與第四觸發(fā)器中的每一者及計(jì)數(shù)器的第一邏輯門(mén)；及耦合到第一與第二觸發(fā)器中的每一者及開(kāi)關(guān)的第二邏輯門(mén)。根據(jù)本發(fā)明的實(shí)例實(shí)施例，所述第一、第二、第三及第四觸發(fā)器是D觸發(fā)器。根據(jù)本發(fā)明的實(shí)例實(shí)施例，所述第一及第二邏輯門(mén)是OR門(mén)。根據(jù)本發(fā)明的實(shí)例實(shí)施例，所述開(kāi)關(guān)是多路復(fù)用器。根據(jù)本發(fā)明的實(shí)例實(shí)施例，所述開(kāi)關(guān)是單刀雙擲開(kāi)關(guān)。根據(jù)本發(fā)明的實(shí)例實(shí)施例，提供一種設(shè)備。所述設(shè)備包括相位/頻率檢測(cè)器(PFD)，其接收輸入信號(hào)；電荷泵，其耦合到PFD ;環(huán)路濾波器，其耦合到電荷泵，其中環(huán)路濾波器產(chǎn)生第一調(diào)諧電壓；放大器，其接收第一調(diào)諧電壓及參考電壓；開(kāi)關(guān)，其具有第一輸入端、第二輸入端及輸出端，其中第一輸入端接收參考電壓，且其中第二輸入端耦合到放大器；校準(zhǔn)電容器，其耦合到開(kāi)關(guān)的輸出端，其中校準(zhǔn)電容器產(chǎn)生第二調(diào)諧電壓；vco，其具有耦合到電容性網(wǎng)絡(luò)的電感性網(wǎng)絡(luò)；耦合到電感性網(wǎng)絡(luò)的電容性網(wǎng)絡(luò),其中電容性網(wǎng)絡(luò)耦合到環(huán)路濾波器及校準(zhǔn)電容器以接收第一與第二調(diào)諧電壓；耦合到電感性網(wǎng)絡(luò)的開(kāi)關(guān)電容器陣列；及耦合到電感性網(wǎng)絡(luò)的VCO放大器；分頻器，其耦合到VCO及PFD ;及控制環(huán)路，其接收輸入信號(hào)且耦合到開(kāi)關(guān)、校準(zhǔn)電容器及開(kāi)關(guān)電容器陣列，其中控制器環(huán)路控制開(kāi)關(guān)以便在設(shè)備復(fù)位時(shí)施加參考電壓到校準(zhǔn)電容器，且其中控制環(huán)路控制開(kāi)關(guān)電容器陣列以便調(diào)整VCO的電容以大體維持相位及頻率鎖定。
根據(jù)本發(fā)明的實(shí)例實(shí)施例，提供一種設(shè)備。所述設(shè)備包括PFD，其接收輸入信號(hào)；電荷泵，其耦合到PFD ;環(huán)路濾波器，其耦合到電荷泵，其中環(huán)路濾波器產(chǎn)生第一調(diào)諧電壓；放大器，其接收第一調(diào)諧電壓及參考電壓；開(kāi)關(guān)，其具有第一輸入端、第二輸入端及輸出端，其中第一輸入端接收參考電壓，且其中第二輸入端耦合到放大器；校準(zhǔn)電容器，其耦合到開(kāi)關(guān)的輸出端，其中校準(zhǔn)電容器產(chǎn)生第二調(diào)諧電壓；VC0，其具有耦合到電容性網(wǎng)絡(luò)的電感性網(wǎng)絡(luò)；耦合到電感性網(wǎng)絡(luò)的電容性網(wǎng)絡(luò),其中電容性網(wǎng)絡(luò)耦合到環(huán)路濾波器及校準(zhǔn)電容器以便接收第一與第二調(diào)諧電壓；耦合到電感性網(wǎng)絡(luò)的開(kāi)關(guān)電容器陣列；及耦合到電感性網(wǎng)絡(luò)的VCO放大器；第一分頻器，其耦合到VCO及PFD ;及控制環(huán)路，其具有耦合到PFD的精密鎖定檢測(cè)器；具有第一輸入端、第二輸入端及輸出端的第一比較器，其中第一比較器的第一輸入端稱合到開(kāi)關(guān)，且其中第一比較器的第二輸入端稱合到窗口調(diào)整電路；具有第一輸入端、第二輸入端及輸出端的第二比較器，其中第二比較器的第一輸入端耦合到開(kāi)關(guān)，且其中第二比較器的第二輸入端耦合到窗口調(diào)整電路；接收輸入信號(hào)的第二分頻器；耦合到第二分頻器的第一逆變器；耦合到第二比較器的輸出端及分頻器的第一D觸發(fā)器；耦合到D第一觸發(fā)器的第二逆變器；耦合到第一 D觸發(fā)器及第一逆變器的第二 D觸發(fā)器；耦合到第三比較器的輸出端及分頻器的第三D觸發(fā)器；耦合到第三D觸發(fā)器及第一逆變器的第四D觸發(fā)器；耦合到第三與第四D觸發(fā)器中的每一者的第一 OR門(mén)；耦合到第一與第二 D觸發(fā)器中的每一者及第一比較器的第二輸入端的第二OR門(mén)；及耦合到第二逆變器、第二OR門(mén)及開(kāi)關(guān)電容器陣列的計(jì)數(shù)器。


參考附圖描述實(shí)例實(shí)施例，其中圖I是使用連續(xù)校準(zhǔn)的常規(guī)PLL的實(shí)例的電路圖；圖2是根據(jù)本發(fā)明的實(shí)例實(shí)施例利用連續(xù)及離散控制的PLL的實(shí)例的電路圖；及圖3是圖2的繼電器式控制器的更具體實(shí)例的電路圖。
具體實(shí)施例方式圖2中，參考數(shù)字200大體指明根據(jù)本發(fā)明的實(shí)例實(shí)施例的PLL。PLL 200大體上由PFD 202、電荷泵204、環(huán)路濾波器206、VC0 208、放大器218、開(kāi)關(guān)SI、分頻器220及控制環(huán)路組成。VCO 208大體上由電感性網(wǎng)絡(luò)210、電容性網(wǎng)絡(luò)212、開(kāi)關(guān)電容器陣列214及VCO放大器216組成?？刂骗h(huán)路大體上由精密鎖定檢測(cè)器222、窄窗口電路226、寬窗口電路228、窗口調(diào)整電路224、繼電器式控制器230、計(jì)數(shù)器232及分頻器234組成。一般來(lái)說(shuō)，PFD 202、電荷泵204、環(huán)路濾波器206、VCO 208及分頻器220作為高帶寬環(huán)路操作以從輸入信號(hào)產(chǎn)生輸出信號(hào)0UT，類似于PLL 100的高帶寬環(huán)路。PFD 202將來(lái)自分頻器220的反饋信號(hào)與輸入信號(hào)IN進(jìn)行比較以產(chǎn)生用于電荷泵204的上升及下降信號(hào)。來(lái)自電荷泵204的輸出通過(guò)環(huán)路濾波器206進(jìn)行濾波以產(chǎn)生用于VCO 208的電容性網(wǎng)絡(luò)212的細(xì)調(diào)諧電壓VF，所述VCO 208操作電感電容器(LC) VC0。另外，放大器218及校準(zhǔn)電容器CCT大體作為類似于PLL 100的低帶寬環(huán)路的低帶寬環(huán)路的部分操作。然而在操作中，PLL 200的控制環(huán)路為VCO 208提供額外的離散時(shí)間控制，此是PLL100所沒(méi)有的。通常，控制環(huán)路測(cè)量粗調(diào)電壓VC及輸入信號(hào)IN以便調(diào)整開(kāi)關(guān)電容器陣列214(其大體上由金屬-絕緣體-金屬(MM)電容器組成)以大體上幫助減少PLL 200的穩(wěn)定時(shí)間(與PLL 100相比較)。此一般通過(guò)設(shè)置操作窗口及當(dāng)PLL 200在操作窗口之一者外時(shí)對(duì)電容器陣列作出調(diào)整而實(shí)現(xiàn)。 首先參照精密鎖定檢測(cè)器222、窗口調(diào)整電路224、窄窗口電路226及寬窗口電路228，這些電路一般為PLL 200設(shè)置操作窗口。精密鎖定檢測(cè)器222 —般是監(jiān)視輸入相位誤差的極高精確性的鎖定檢測(cè)器，而窄窗口電路226及寬窗口電路228中的每一者指定一電壓窗口。舉例來(lái)說(shuō)，用于窄窗口電路226的窄電壓窗口可在約0.8V與約I.OV之間，而用于寬窗口電路228的寬電壓窗口可在約0. 5V到約1.5V之間?；趤?lái)自精密鎖定檢測(cè)器222的鎖定檢測(cè)及來(lái)自電路226及/或228的電壓窗口，窗口調(diào)整電路224可為繼電器式控制器230設(shè)置閾值電壓VH及VL以對(duì)應(yīng)于寬電壓窗口或窄電壓窗口。術(shù)語(yǔ)“繼電器式控制器”用于指在基于運(yùn)行高于高閾值或運(yùn)行低于低閾值的監(jiān)視條件的兩種狀態(tài)間突然切換的開(kāi)/關(guān)控制器(也稱為“磁滯控制器”)。所述術(shù)語(yǔ)常結(jié)合接受二進(jìn)制輸入的電路的控制而使用，所述二進(jìn)制輸入的一個(gè)狀態(tài)對(duì)應(yīng)于“開(kāi)”狀態(tài)且所述二進(jìn)制輸入的一個(gè)狀態(tài)對(duì)應(yīng)于“關(guān)”狀態(tài)。當(dāng)PLL 200復(fù)位(其一般發(fā)生在當(dāng)粗調(diào)諧電壓VC在寬電壓窗口或低電壓窗口外時(shí)，取決于正在使用所述電壓窗口中的哪一種)時(shí)，繼電器式控制器230為精密鎖定檢測(cè)器222、窗口調(diào)整電路224及開(kāi)關(guān)SI置位復(fù)位信號(hào)RESET。復(fù)位期間，精密鎖定檢測(cè)器222及窗口調(diào)整電路224復(fù)位閾值電壓VH及VL以一般對(duì)應(yīng)于通過(guò)窄電壓窗口電路226設(shè)置的窄電壓窗口，且開(kāi)關(guān)SI (其可為單刀雙擲開(kāi)關(guān)或多路復(fù)用器)經(jīng)設(shè)置以施加參考電壓REF到校準(zhǔn)電容器CCT、電容性網(wǎng)絡(luò)(其大體上由變抗器組成)。通過(guò)分頻器234提供的采樣時(shí)鐘信號(hào)的周期確定RESET被置位的時(shí)間周期。復(fù)位周期期間，電容器CCT被充電到電壓VC =VREF0電壓VREF應(yīng)在由VH及VL設(shè)置的窗口內(nèi)的中心且導(dǎo)致比較器312及310的輸出為“O”。一旦VC被再次定為中心，采樣時(shí)鐘的下一個(gè)上升沿將終止RESET事件，導(dǎo)致繼電器式控制器230設(shè)置開(kāi)關(guān)SI以施加放大器218的輸出到電容器CCT，從而再啟用低帶寬環(huán)路。RESET事件也將導(dǎo)致繼電器式控制器230提供上升信號(hào)UP與調(diào)諧信號(hào)TUNE上的正脈沖到時(shí)鐘計(jì)數(shù)器232，時(shí)鐘計(jì)數(shù)器232控制開(kāi)關(guān)電容器陣列214。信號(hào)UP的邏輯電平確定計(jì)數(shù)器增加還是減少及VCO頻率增加還是減少。如果RESET事件由VC上升到大于VH造成，那么信號(hào)UP =邏輯HIGH且VCO數(shù)字調(diào)諧頻率增加。如果RESET事件由VC下降到低于VL造成，那么UP =邏輯LOW且數(shù)字調(diào)諧頻率字減少。只要VC在VL與VH之間，將不存在復(fù)位事件且TUNE上沒(méi)有正邊沿或?qū)τ?jì)數(shù)器232沒(méi)有任何調(diào)整。
復(fù)位周期結(jié)束時(shí)，低帶寬環(huán)路再次可操作但以新數(shù)字調(diào)諧字施加到VCO。環(huán)路將嘗試調(diào)整VC以用新數(shù)字調(diào)諧字獲得相位鎖定。假如信號(hào)VC再次超過(guò)VH或VL，則另一 RESET事件將發(fā)生且數(shù)字調(diào)諧字將因此得到調(diào)整。此過(guò)程將重復(fù)直到環(huán)路獲得相位鎖定，使用窄窗口設(shè)置將VC穩(wěn)定到VL與VH之間的電壓。在精密鎖定檢測(cè)器222感測(cè)到已獲得相位鎖定之后，窗口調(diào)整電路224調(diào)整閾值電壓以對(duì)應(yīng)于寬電壓窗口。具有兩個(gè)電壓窗口的原因是經(jīng)常需要大體上防止控制環(huán)路在獲得初始數(shù)字鎖定后繼續(xù)調(diào)整(即，超過(guò)指定頻率或溫度范圍)以避免PLL 200的擾動(dòng)及再次穩(wěn)定于連續(xù)(低帶寬與高帶寬)環(huán)路。假如粗調(diào)諧電壓VC在初始鎖定期間穩(wěn)定在窄電壓窗口的邊緣，則可發(fā)生此情況。此狀況下可僅使用少量噪聲或溫度漂移以觸發(fā)繼電器式控制環(huán)路。通過(guò)包含與使用寬電壓窗口增加磁滯，一般可避免此狀況。轉(zhuǎn)向圖3，可更具體地見(jiàn)到繼電器式控制器的實(shí)例。通常，閾值電壓VH與VL(其一般對(duì)應(yīng)于窄電壓窗口或?qū)掚妷捍翱?分別被施加到比較器312的負(fù)輸入端及310的正輸 入端，同時(shí)粗調(diào)諧電壓VC被施加到比較器312及310的正及負(fù)輸入端。比較器312及310的輸出由D觸發(fā)器314及318及316及320鎖存。應(yīng)注意觸發(fā)器314及318通過(guò)采樣時(shí)鐘234的上升沿觸發(fā)，同時(shí)由于逆變器322，觸發(fā)器316及320通過(guò)采樣時(shí)鐘234的下降沿觸發(fā)，因此可獲得比較器輸出信號(hào)的(半采樣周期)延遲版本以便為計(jì)數(shù)器232時(shí)鐘輸入產(chǎn)生RESET、UP控制及TUNE脈沖。當(dāng)調(diào)諧電壓VC上升到高于閾值電壓VH時(shí)，比較器312輸出“ I”。此輸出分別在采樣時(shí)鐘234的上升及下降沿被D觸發(fā)器314及316鎖存?；蛘?，如果粗調(diào)諧電壓降到低于閾值電壓VL，則比較器310輸出“ 1”，其被D觸發(fā)器318及320鎖存?；趤?lái)自比較器312或314的“1”，OR門(mén)324輸出邏輯高信號(hào)或“1”，其對(duì)應(yīng)于復(fù)位信號(hào)RESET的置位及計(jì)數(shù)器232及開(kāi)關(guān)電容器陣列214增加或減少(以便增加或減少VCO頻率)的需要。增加或減少的決定是基于觸發(fā)器314的輸出(比較器312的延遲采樣)，其中邏輯高輸出指示已超過(guò)VH閾值且VCO頻率太低。此指示通過(guò)逆變器328傳遞以產(chǎn)生施加到計(jì)數(shù)器232的上升/下降控制的信號(hào)UP。計(jì)數(shù)器232也需要趨正時(shí)鐘沿以用于發(fā)生上升/下降調(diào)整。此由OR門(mén)326的輸出提供，對(duì)應(yīng)于調(diào)諧脈沖信號(hào)TUNE。在任一采樣周期期間TUNE上的上升沿只發(fā)生一次且只有在VC上升到高于VH或下降到低于VL時(shí)才會(huì)發(fā)生。進(jìn)一步來(lái)說(shuō)，由觸發(fā)器316及320引入的半采樣周期延遲實(shí)現(xiàn)了 TUNE時(shí)鐘沿相對(duì)于信號(hào)UP (計(jì)數(shù)器上升/下降控制)的適當(dāng)時(shí)序以確保計(jì)數(shù)器232的可靠操作。應(yīng)注意的是，繼電器式控制器230的可靠操作很大程度上取決于精密鎖定檢測(cè)器222的穩(wěn)健性，精密鎖定檢測(cè)器222的穩(wěn)健性又依賴于在PFD 202及電荷泵204中有低DC偏移。常規(guī)單環(huán)路PLL中，電荷泵輸出電壓可以自由地穩(wěn)定于供應(yīng)軌內(nèi)的任何電壓，從而導(dǎo)致次優(yōu)DC偏移性能。另一方面，并入低帶寬環(huán)路的PLL將以等于電壓REF的電荷泵電壓(VF)穩(wěn)定，由于放大器218中的高增益，電荷泵電壓(VF)通常被置于中間供應(yīng)電壓。此是有利條件，因?yàn)槠錁O大地改進(jìn)了電荷泵內(nèi)引起偏移問(wèn)題的上升/下降電流源內(nèi)的匹配。此又允許設(shè)計(jì)出比使用單環(huán)路架構(gòu)可能達(dá)到的性能更精密的鎖定檢測(cè)器。在實(shí)施PLL 200的繼電器式控制器算法中已利用了低帶寬環(huán)路的此重要益處。由于PLL 200的配置，可實(shí)現(xiàn)超越常規(guī)PLL的若干優(yōu)點(diǎn)。通過(guò)在開(kāi)關(guān)電容器陣列214內(nèi)使用數(shù)字控制的MM電容器，可減小VCO 208的全模擬調(diào)諧范圍，且VCO 208的細(xì)及粗調(diào)節(jié)增益減少。另外，通過(guò)調(diào)整非線性調(diào)諧電容器(例如，變抗器)對(duì)線性調(diào)諧電容器(例如，MIM電容器)的比率可改進(jìn)VCO 208的相位噪聲。還減少的有參考雜散信號(hào)及諧波以及減少針對(duì)給定相位噪聲的VCO電流與減少PLL 200內(nèi)其中電流約束噪聲性能的其它地方的電流的能力。對(duì)寄生的敏感性也減少，且減少了 PLL 100上的穩(wěn)定時(shí)間。本文意圖涵蓋具有在實(shí)例實(shí)施例的背景下描述的特征或步驟中的一者或一者以 上的不同組合的實(shí)施例，所述實(shí)例實(shí)施例具有所有此些特征或步驟或僅其中一些。所屬領(lǐng)域的技術(shù)人員將了解在所主張的本發(fā)明的范圍內(nèi)許多其它實(shí)施例及改變也是可能的。
權(quán)利要求
1.一種設(shè)備，其包括 壓控振蕩器VCO，其具有 電容性網(wǎng)絡(luò)，其接收至少部分基于輸入信號(hào)的第一調(diào)諧電壓 '及 開(kāi)關(guān)電容器陣列，其耦合到所述電容性網(wǎng)絡(luò)； 放大器，其接收所述第一調(diào)諧電壓及參考電壓，其中所述放大器放大所述參考電壓與所述第一調(diào)諧電壓之間的差異； 開(kāi)關(guān)，其接收所述參考電壓及所述參考電壓與所述第一調(diào)諧電壓之間的所述放大差 巳升; 校準(zhǔn)電容器，其接收來(lái)自所述開(kāi)關(guān)的輸出且產(chǎn)生第二調(diào)諧電壓；及控制環(huán)路，其接收所述輸入信號(hào)及所述第二調(diào)諧電壓，其中所述控制環(huán)路控制所述開(kāi)關(guān)以便當(dāng)所述設(shè)備復(fù)位時(shí)施加所述參考電壓到所述校準(zhǔn)電容器，且其中所述控制環(huán)路控制所述開(kāi)關(guān)電容器陣列以便調(diào)整所述VCO的電容以大體維持相位及頻率鎖定。
2.根據(jù)權(quán)利要求I所述的設(shè)備，其中所述VCO進(jìn)一步包括 電感性網(wǎng)絡(luò)，其耦合到所述電容性網(wǎng)絡(luò) '及 VCO放大器，其耦合到所述電容性網(wǎng)絡(luò)。
3.根據(jù)權(quán)利要求I所述的設(shè)備，其中所述控制環(huán)路進(jìn)一步包括 精密鎖定檢測(cè)器； 窗口調(diào)整電路，其耦合到所述精密鎖定檢測(cè)器； 窄窗口電路，其耦合到所述窗口調(diào)整電路； 寬窗口調(diào)整電路，其耦合到所述窗口調(diào)整電路； 分頻器，其接收所述輸入信號(hào)； 開(kāi)/關(guān)控制器，其耦合到所述窗口調(diào)整電路及所述分頻器 '及 計(jì)數(shù)器，其耦合到所述開(kāi)/關(guān)控制器及所述開(kāi)關(guān)電容器陣列。
4.根據(jù)權(quán)利要求3所述的設(shè)備，其中所述開(kāi)/關(guān)控制器進(jìn)一步包括 第一比較器，其具有第一輸入端、第二輸入端及輸出端，其中所述第一比較器的所述第一輸入端耦合到所述開(kāi)關(guān)，且其中所述第一比較器的所述第二輸入端耦合到所述窗口調(diào)整電路；及 第二比較器，其具有第一輸入端、第二輸入端及輸出端，其中所述第二比較器的所述第一輸入端耦合到所述開(kāi)關(guān)，且其中所述第二比較器的所述第二輸入端耦合到所述窗口調(diào)整電路。
5.根據(jù)權(quán)利要求4所述的設(shè)備，其中所述開(kāi)/關(guān)控制器進(jìn)一步包括 第一逆變器，其耦合到所述分頻器； 第一觸發(fā)器，其耦合到所述第一比較器的所述輸出端及所述分頻器； 第二逆變器，其耦合在所述第一觸發(fā)器與所述計(jì)數(shù)器之間； 第二觸發(fā)器，其耦合到所述第一觸發(fā)器及所述第一逆變器； 第三觸發(fā)器，其耦合到所述第二比較器的所述輸出端及所述分頻器； 第四觸發(fā)器，其耦合到所述第三觸發(fā)器及所述第一逆變器； 第一邏輯門(mén)，其耦合到所述第三及第四觸發(fā)器中的每一個(gè)及所述計(jì)數(shù)器；及 第二邏輯門(mén)，其耦合到所述第一及第二觸發(fā)器中的每一個(gè)及所述開(kāi)關(guān)。
6.根據(jù)權(quán)利要求5所述的設(shè)備，其中所述第一、第二、第三及第四觸發(fā)器是D觸發(fā)器。
7.根據(jù)權(quán)利要求5所述的設(shè)備，其中所述第一及第二邏輯門(mén)是OR門(mén)。
8.根據(jù)權(quán)利要求I所述的設(shè)備，其中所述開(kāi)關(guān)是多路復(fù)用器。
9.一種設(shè)備，其包括 相位/頻率檢測(cè)器PFD，其接收輸入信號(hào)； 電荷泵，其耦合到所述PFD; 環(huán)路濾波器，其耦合到所述電荷泵，其中所述環(huán)路濾波器產(chǎn)生第一調(diào)諧電壓； 放大器，其接收所述第一調(diào)諧電壓及參考電壓； 開(kāi)關(guān)，其具有第一輸入端、第二輸入端及輸出端，其中所述第一輸入端接收所述參考電壓，且其中所述第二輸入端耦合到所述放大器； 校準(zhǔn)電容器，其耦合到所述開(kāi)關(guān)的所述輸出端，其中所述校準(zhǔn)電容器產(chǎn)生第二調(diào)諧電壓； vco，其具有 電感性網(wǎng)絡(luò),其耦合到電容性網(wǎng)絡(luò)； 電容性網(wǎng)絡(luò)，其耦合到所述電感性網(wǎng)絡(luò)，其中所述電容性網(wǎng)絡(luò)耦合到所述環(huán)路濾波器及校準(zhǔn)電容器以接收所述第一及第二調(diào)諧電壓； 開(kāi)關(guān)電容器陣列，其耦合到所述電感性網(wǎng)絡(luò) '及 VCO放大器，其耦合到所述電感性網(wǎng)絡(luò)； 分頻器，其耦合到所述VCO及所述PFD ;及 控制環(huán)路，其接收所述輸入信號(hào)并且耦合到所述開(kāi)關(guān)、所述校準(zhǔn)電容器及所述開(kāi)關(guān)電容器陣列，其中所述控制器環(huán)路控制所述開(kāi)關(guān)以便當(dāng)所述設(shè)備復(fù)位時(shí)施加所述參考電壓到所述校準(zhǔn)電容器，且其中所述控制環(huán)路控制所述開(kāi)關(guān)電容器陣列以便調(diào)整所述VCO的電容以大體維持相位及頻率鎖定。
10.根據(jù)權(quán)利要求9所述的設(shè)備，其中所述分頻器是第一分頻器，且其中所述控制環(huán)路進(jìn)一步包括 精密鎖定檢測(cè)器，其耦合到所述PFD ； 窗口調(diào)整電路，其耦合到所述精密鎖定檢測(cè)器； 窄窗口電路，其耦合到所述窗口調(diào)整電路； 寬窗口調(diào)整電路，其耦合到所述窗口調(diào)整電路； 第二分頻器，其接收所述輸入信號(hào)； 開(kāi)/關(guān)控制器，其耦合到所述窗口調(diào)整電路及所述第二分頻器 '及 計(jì)數(shù)器，其耦合到所述繼電器式控制器及所述開(kāi)關(guān)電容器陣列。
11.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述繼電器式控制器進(jìn)一步包括 第一比較器，其具有第一輸入端、第二輸入端及輸出端，其中所述第一比較器的所述第一輸入端耦合到所述開(kāi)關(guān)，且其中所述第一比較器的所述第二輸入端耦合到所述窗口調(diào)整電路；及 第二比較器，其具有第一輸入端、第二輸入端及輸出端，其中所述第二比較器的所述第一輸入端耦合到所述開(kāi)關(guān)，且其中所述第二比較器的所述第二輸入端耦合到所述窗口調(diào)整電路。
12.根據(jù)權(quán)利要求11所述的設(shè)備，其中所述繼電器式控制器進(jìn)一步包括 第一逆變器，其耦合到所述分頻器； 第一觸發(fā)器，其耦合到所述第一比較器的所述輸出端及所述分頻器； 第二逆變器，其耦合在所述第一觸發(fā)器與所述計(jì)數(shù)器之間； 第二觸發(fā)器，其耦合到所述第一觸發(fā)器及所述第一逆變器； 第三觸發(fā)器，其耦合到所述第二比較器的所述輸出端及所述分頻器； 第四觸發(fā)器，其耦合到所述第三觸發(fā)器及所述第一逆變器； 第一邏輯門(mén)，其耦合到所述第三及第四觸發(fā)器中的每一個(gè)及所述計(jì)數(shù)器；及 第二邏輯門(mén)，其耦合到所述第一及第二觸發(fā)器中的每一個(gè)及所述開(kāi)關(guān)。
13.根據(jù)權(quán)利要求12所述的設(shè)備，其中所述第一、第二、第三及第四觸發(fā)器是D觸發(fā)器；且其中所述第一及第二邏輯門(mén)是OR門(mén)。
14.一種設(shè)備,其包括 PFD，其接收輸入信號(hào)； 電荷泵，其耦合到所述PFD; 環(huán)路濾波器，其耦合到所述電荷泵，其中所述環(huán)路濾波器產(chǎn)生第一調(diào)諧電壓； 放大器，其接收所述第一調(diào)諧電壓及參考電壓； 開(kāi)關(guān)，其具有第一輸入端、第二輸入端及輸出端，其中所述第一輸入端接收所述參考電壓，且其中所述第二輸入端耦合到所述放大器； 校準(zhǔn)電容器，其耦合到所述開(kāi)關(guān)的所述輸出端，其中所述校準(zhǔn)電容器產(chǎn)生第二調(diào)諧電壓； vco，其具有 電感性網(wǎng)絡(luò),其耦合到電容性網(wǎng)絡(luò)； 電容性網(wǎng)絡(luò)，其耦合到所述電感性網(wǎng)絡(luò)，其中所述電容性網(wǎng)絡(luò)耦合到所述環(huán)路濾波器及校準(zhǔn)電容器以便接收所述第一及第二調(diào)諧電壓； 開(kāi)關(guān)電容器陣列，其耦合到所述電感性網(wǎng)絡(luò) '及 VCO放大器，其耦合到所述電感性網(wǎng)絡(luò)； 第一分頻器，其耦合到所述VCO及所述PFD ;及 控制環(huán)路，其具有 精密鎖定檢測(cè)器，其耦合到所述PFD ； 第一比較器，其具有第一輸入端、第二輸入端及輸出端，其中所述第一比較器的所述第一輸入端耦合到所述開(kāi)關(guān)，且其中所述第一比較器的所述第二輸入端耦合到所述窗口調(diào)整電路； 第二比較器，其具有第一輸入端、第二輸入端及輸出端，其中所述第二比較器的所述第一輸入端耦合到所述開(kāi)關(guān)，且其中所述第二比較器的所述第二輸入端耦合到所述窗口調(diào)整電路； 第二分頻器，其接收所述輸入信號(hào)； 第一逆變器，其耦合到所述第二分頻器； 第一 D觸發(fā)器，其耦合到所述第二比較器的所述輸出端及所述分頻器； 第二逆變器，其耦合到所述第一 D觸發(fā)器；第二 D觸發(fā)器，其耦合到所述第一 D觸發(fā)器及所述第一逆變器； 第三D觸發(fā)器，其耦合到所述第三比較器的所述輸出端及所述分頻器； 第四D觸發(fā)器，其耦合到所述第三D觸發(fā)器及所述第一逆變器； 第一 OR門(mén)，其耦合到所述第三及第四D觸發(fā)器中的每一個(gè)； 第二 OR門(mén)，其耦合到所述第一及第二 D觸發(fā)器中的每一個(gè)及所述第一比較器的所述第二輸入端 '及 計(jì)數(shù)器，其耦合到所述第二逆變器、所述第二 OR門(mén)及所述開(kāi)關(guān)電容器陣列。
全文摘要
例如在合成器中使用的鎖相環(huán)路(PLL 200)具有兩個(gè)連續(xù)(模擬)控制環(huán)路及一個(gè)數(shù)字開(kāi)/關(guān)(“繼電器式”)控制環(huán)路。PLL(200)的控制環(huán)路為壓控振蕩器(VCO 208)提供額外離散時(shí)間控制。所述控制環(huán)路測(cè)量粗調(diào)電壓(VC)及輸入信號(hào)(IN)來(lái)調(diào)整開(kāi)關(guān)電容器陣列(214)以幫助縮短穩(wěn)定時(shí)間。精密鎖定檢測(cè)器(222)監(jiān)視輸入相位誤差，而窄窗口電路(226)及寬窗口電路(228)指定電壓窗口?；趤?lái)自精密鎖定檢測(cè)器(222)的鎖定檢測(cè)及來(lái)自窄及寬窗口電路(226、228)的電壓窗口，窗口調(diào)整電路(224)為開(kāi)/關(guān)(繼電器式)控制器(230)設(shè)置閾值電壓VH、VL。
文檔編號(hào)H03L7/099GK102812640SQ201080065499
公開(kāi)日2012年12月5日 申請(qǐng)日期2010年12月23日 優(yōu)先權(quán)日2010年3月17日
發(fā)明者凱文·G·費(fèi)森 申請(qǐng)人:德州儀器公司