專利名稱：具有改進相位檢測機制的鎖相環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種鎖相環(huán)，尤其涉及具有改進相位檢測機制的鎖相環(huán)。
背景技術(shù)：
鎖相環(huán)(phase-locked loop, PLL)是一種頻率控制系統(tǒng)，一般是用于廣范圍的電路設(shè)計中，包括時鐘產(chǎn)生、時鐘恢復(fù)、展頻、去除偏斜、時鐘分布、抖動與噪聲降低、頻率合成等等。PLL的操作是基于輸入信號與電壓控制振蕩器(VCO)的反饋間的相位差。PLL廣泛用于當(dāng)作電子裝置中的時鐘產(chǎn)生器，并支持高速傳輸協(xié)議，比如USB 2. 0，當(dāng)作數(shù)據(jù)傳輸?shù)耐接玫闹匾D1顯示傳統(tǒng)PLL的示意圖。如圖1所示，傳統(tǒng)PLL包括相位頻率檢測器(phase frequency detector, PFD) 101、回路濾波器 102、VCO 103 及除法器 104。如圖1所示，PFD 101接收參考信號110及來自除法器104的反饋信號104a，并輸出控制信號 101a，控制信號IOla表示反饋信號是否落后或超前該參考信號?；芈窞V波器102將控制信號IOla轉(zhuǎn)換成電壓信號10 供VCO 103使用，并當(dāng)作偏壓。VCO 103依據(jù)電壓信號10 而較快或較慢振蕩以產(chǎn)生輸出信號103a。輸出信號103a也饋入除法器104，以便在饋入 PFD 101之前先變成反饋信號10如。以這種方式，PLL能產(chǎn)生穩(wěn)定的輸出信號，這也是為何除了其他應(yīng)用以外PLL還被廣泛當(dāng)作時鐘產(chǎn)生器的理由。在時鐘產(chǎn)生器中，輸出信號103a 是提供給電子裝置中其余電路的時鐘，以進一步控制并同步該電子裝置的操作。然而，在傳統(tǒng)PLL中，參考信號110通常是來自固定的外部來源，比如能產(chǎn)生時鐘的晶體，如圖1所示。最后的輸出信號103a通常是具有外部晶體諧振頻率的信號。例如， 針對使用于USB 2. 0應(yīng)用中的PLL，480MHz時鐘速率可通過使用12MHz晶體當(dāng)作參考信號 110的來源而產(chǎn)生。一般，常使用于傳統(tǒng)PLL設(shè)計的相位頻率檢測器需依賴反饋信號與參考信號的邊緣相對時序，亦即相位。此時，當(dāng)兩種信號是相同頻率時，會產(chǎn)生正比于相位差的固定輸出。 另一方面，使用于PLL中以邏輯門電路為主的相位檢測器所提供的優(yōu)點是，即使參考信號本質(zhì)上是不同于VCO的起始輸出頻率，但是可快速強制VCO同步于參考信號。圖2顯示依據(jù)邊緣對齊的傳統(tǒng)相位檢測機制。該邊緣對齊會施加限制于某些應(yīng)用上，比如高速應(yīng)用。傳統(tǒng)相位頻率檢測器的另一限制是需要固定的外部來源。這不只增加電子裝置的成本，還會阻礙設(shè)計的彈性。因此，很有利的創(chuàng)造作出用于彈性的PLL設(shè)計并降低制造成本的改進相位檢測機制。

發(fā)明內(nèi)容
本發(fā)明已經(jīng)用以克服上述傳統(tǒng)PLL設(shè)計的缺點。本發(fā)明的主要目的在提供一種具有改進相位檢測機制，能使相位檢測具有彈性并可應(yīng)用于高速應(yīng)用。本發(fā)明的另一目的在提供一種具有改進相位檢測機制的PLL，以提供彈性的參考信號并免除分離的參考信號來源，以降低制造成本及復(fù)雜度。為實現(xiàn)上述目的，本發(fā)明提供具有改進相位檢測機制的PLL，包括相位頻率檢測器(PFD)、控制器、數(shù)模轉(zhuǎn)換(D2A)模塊及電壓控制振蕩器/電流控制振蕩器(VC0/IC0)，其中 PFD具有參考信號輸入以及來自VC0/IC0的輸出信號的輸入，且連接至控制器，接著該控制器進一步連接至D2A模塊，D2A模塊轉(zhuǎn)換來自控制器的控制信號成模擬電壓以控制VC0/IC0 的頻率及相位。本發(fā)明的有益效果在于，本發(fā)明的PFD具有改進相位檢測機制，以使得相位檢測不依賴邊緣對齊。此外，改進相位檢測機制也提供彈性的參考信號輸入，作為相對于固定外部來源，比如晶體。本發(fā)明的上述及其他目的、特性、特點及優(yōu)點將由仔細(xì)研讀在此底下的詳細(xì)說明及適當(dāng)?shù)膮⒖妓礁綀D而變得更好了解。


圖1顯示傳統(tǒng)鎖相環(huán)(PLL)的示意圖2顯示傳統(tǒng)依據(jù)邊緣對齊的相位檢測的波形示意圖3顯示依據(jù)本發(fā)明改進相位檢測的第一示范波形示意圖
圖4顯示依據(jù)本發(fā)明改進相位檢測的第二示范波形示意圖
圖5顯示具有改進相位檢測機制的鎖相環(huán)(PLL)的示意圖。
其中，附圖標(biāo)記說明如下
101相位頻率檢測器(PFD)
IOla控制信號
102回路濾波器
102a電壓信號
103電壓控制振蕩器(VCO)
103a輸出信號
104除法器
104a反饋信號
110參考信號
501相位頻率檢測器(PFD)
502控制器
503數(shù)模轉(zhuǎn)換(D2A)模塊
504電壓控制振蕩器/電流控制振蕩器(VC0/IC0)
50 輸出信號
510參考信號輸入
A信號
Ad延遲信號
Bl信號
B2信號
具體實施例方式
本發(fā)明的PLL使用改進相位檢測機制。如上所述，傳統(tǒng)相位頻率檢測器常使用固定外部來源，比如晶體，以當(dāng)作參考信號。PLL的最后輸出信號通常是參考信號的諧振。例如，在USB 2. 0中，480MHz時鐘速率可通過固定的外部12MHz晶體以當(dāng)作參考時鐘來源而獲得。該改進相位檢測機制不需要固定的外部來源。而是，依據(jù)本發(fā)明PLL的相位檢測機制，在產(chǎn)生控制信號給控制器之前，先分析參考信號及VCO輸出信號。最后的輸出信號有關(guān)于參考信號，但不一定是參考信號的頻率的諧振。以下將說明如何依據(jù)本發(fā)明在相位檢測中分析參考信號與輸出信號。圖3顯示依據(jù)本發(fā)明改進相位檢測的第一示范波形示意圖。為簡化起見，該示范實施例中所使用的波形是規(guī)則周期性波形，亦即1、0、1、0、1、0、...等的串列。如圖3所示， 第一波形標(biāo)示為A，亦即信號A，且第二波形是延遲信號Ad，亦即具有相同于信號A且具有延遲相位的波形。第三波形顯示為信號Bi，具有比信號A的一半頻率還高的頻率。為簡化起見，信號A可視為由觀察者信號B所觀察到的信號。如圖3所示，如果信號A及延遲信號Ad都是在信號Bl的上升沿取樣，則可觀察到不同的四組數(shù)對，亦即(1，1)、(1,0)、(0,0) 及(0，1)，其中每組數(shù)對中的第一項是信號A的電平，而第二項是延遲信號Ad的電平。此外，可觀察到(1，1)-> (1,0), (1,0)- > (0,0), (0,0)- > (0,1), (0,1)- > (1,1)的轉(zhuǎn)變。亦即，當(dāng)觀察者頻率比被觀察頻率的一半還高時，可觀察到上述四種轉(zhuǎn)變的任何結(jié)合， 亦即(1，1)-> (1,0), (1,0)" > (0,0), (0,0)" > (0,1), (0,1)-> (1，1)。類似的，第四波形顯示信號B2具有比信號A的一半頻率還低的頻率。如果信號A及延遲信號Ad都是在第四波形(亦即信號B2)的上升沿取樣，則可觀察到不同的四組數(shù)對，亦即(1，1)，(1,0), (0,0)，(0，1)，其中每組數(shù)對中的第一項是信號A的電平，而第二項是延遲信號Ad的電平。 此外，可觀察到(1，1)- > (0,1), (0,1)- > (0,0), (0,0)" > (1,0), (1,0)" > (1,1)的轉(zhuǎn)變。亦即，當(dāng)觀察者頻率比被觀察頻率的一半還低時，可觀察到上述四種轉(zhuǎn)變的任何結(jié)合， 亦即((1,1)-> (0,1), (0,1)- > (0,0), (0,0)" > (1,0), (1,0)" > (1，1)。由示范波形的觀察顯示(1，1)-> (1，0)，(1，0)-> (0,0), (0,0)" > (0,1), (0,1)-> (1,1)的轉(zhuǎn)變暗含，觀察者的頻率，比如信號Bi，是比被觀察頻率的一半還快，比如信號A，而(1，1)-> (0， 1)，(0,1)-> (0,0), (0,0)" > (1,0), (1，0)-> (1,1)的轉(zhuǎn)變暗含觀察者的頻率，比如信號B2，是比被觀察頻率的一半還慢，比如信號A。圖4顯示依據(jù)本發(fā)明改進相位檢測的第二示范波形示意圖。該示范波形是經(jīng)一般化以顯示圖3的轉(zhuǎn)變圖案的觀察也可延伸至不規(guī)則或非周期性觀察者波形，亦即信號Bl及信號B2。如圖4所示，第一波形是信號A，且第二波形是延遲信號Ad。第三波形顯示，觀察者信號B 1具有比信號A的一半頻率還高的頻率。如果信號A及延遲信號Ad都是在觀察者信號Bl的上升沿取樣，則可觀察到(1，0)，(0,0), (0,1), (1,1), (1,0), (0,0)...的串列。再一次，可在上述被觀察數(shù)對串列中的不同位置觀察到四種不同型式的轉(zhuǎn)變，亦即(1， 1)-> (1，0)，(1，0)-> (0,0), (0,0)-> (0,1), (0,1)-> (1，1)。類似的，第四波形顯示， 觀察者信號B2具有比信號A的一半頻率還低的頻率。如果信號A及延遲信號Ad都是在第四波形(亦即觀察者信號B2)的上升沿取樣，則觀察到(1，1)，(0，1)，(0,0) ,(1,0),(1,1), (0，1)...。而且類似的，可在上述被觀察數(shù)對串列中的不同位置觀察到四種不同型式的轉(zhuǎn)變，亦即(1，1)-> (0,1), (0,1)- > (0,0), (0,0)" > (1,0), (1,0)" > (1，1)。因此，即使當(dāng)觀察者信號具有非周期性及不規(guī)則性波形時，轉(zhuǎn)變的出現(xiàn)可用以標(biāo)示被觀察信號與觀察者信號之間的相對頻率。由上述兩示范例所總結(jié)的結(jié)果是，被觀察信號與觀察者信號之間的關(guān)系可通過觀察到被觀察信號數(shù)對的串列中所發(fā)現(xiàn)的轉(zhuǎn)變而被檢測。當(dāng)觀察者頻率高于被觀察頻率的一半時，比如上述時例中Bl > A，可在被觀察數(shù)對的串列中發(fā)現(xiàn)四種不同型式的轉(zhuǎn)變，亦即 (1,1)- > (1,0), (1，0)-> (0,0), (0,0)-> (0,1), (0,1)-> (1，1)。在另一方面，當(dāng)觀察者頻率低于被觀察頻率的一半時，比如上述時例中B2 < A，可在被觀察數(shù)對的串列中發(fā)現(xiàn)四種不同型式的轉(zhuǎn)變，亦即(1，1)-> (0,1), (0,1)-> (0,0), (0,0)-> (1,0), (1，0)-> (1，1)。所有其他型式的轉(zhuǎn)變，比如(1，1)-> (0,0), (1,0)-> (0，1)，或反之亦然，都可安全的丟棄而不會影響到檢測機制。這種檢測被觀察信號的轉(zhuǎn)變圖案以及觀察者與被觀察信號的相對頻率間的關(guān)系具有兩重要含義。第一含義是，不再需要相位檢測以在比較前先對齊參考信號與VC0/IC0 輸出信號的差額信號的邊緣。這是非當(dāng)重要，因為邊緣對齊對相位檢測而言是將很困難的限制施加至高速應(yīng)用上。第二含義是，參考信號不再需要是固定的外部來源，比如晶體。而是，參考信號可為任意數(shù)字信號串列，且改進相位檢測機制可進行用于PLL的必要相位檢測操作。利用改進相位檢測機制，PFD可依據(jù)被觀察信號數(shù)對串列中所發(fā)現(xiàn)的轉(zhuǎn)變型式而輕易的輸出表示被觀察頻率與觀察者頻率之間關(guān)系的信號。因此，圖5顯示依據(jù)本發(fā)明具有改進相位檢測機制的鎖相環(huán)(PLL)的示意圖。如圖5所示，本發(fā)明的PLL包括相位頻率檢測器(PFD) 501、控制器502、數(shù)模轉(zhuǎn)換(D2A)模塊 503及電壓控制振蕩器/電流控制振蕩器(VC0/IC0)504。PFD 501具有參考信號輸入510 以及來自VC0/IC0 504的輸出信號50 的輸入，且連接至控制器502。接著該控制器502 進一步連接至D2A模塊503，且D2A模塊503轉(zhuǎn)換來自控制器502的控制信號成模擬電壓或電流，以控制VC0/IC0 504的頻率及相位。值得注意的是，本發(fā)明的PFD 501具有依據(jù)圖 3及圖4的示范波形的改進相位檢測機制。因此，PFD 501較VCO輸出信號50 與參考信號510，以產(chǎn)生表示VCO輸出信號是否較快或較慢于參考信號的頻率的信號。依據(jù)接收來自PFD 501的信號，控制器502控制D2A模塊503輸出模擬電壓或電流，進而控制VC0/IC0 504的輸出信號50 的頻率及相位。值得注意的是，當(dāng)參考信號510停止或消失時，控制器502會在停止參考信號510 之前先將維持原有的信號，亦即保持傳送至D2A模塊503的控制信號，使得D2A模塊503將不會改變輸出至VC0/IC0的模擬電壓/電流，以改變輸出信號50 的頻率及相位。換言之， 保持輸出信號50 ，亦即鎖定，直到參考信號510再次出現(xiàn)為止。以這種方式，PFD可切換至不同參考信號，當(dāng)作用以相位檢測比較的基礎(chǔ)。實現(xiàn)“鎖定”的示范實施例是利用計數(shù)器或任何對等機制以實現(xiàn)D2A模塊503，而該任何對等機制能被增大及減小，以使得表示較快或較慢頻率的信號可照著增大或減小數(shù)值。當(dāng)參考信號510消失時，計數(shù)器或任何對等機制保持該數(shù)值，以使得沒有進行增大或減小操作以改變所保持的數(shù)值。本發(fā)明具有改進相位檢測機制的PLL的主要應(yīng)用是比如USB 2. 0的電子裝置，能使用來自如個人電腦(PC)的主機的數(shù)據(jù)串以當(dāng)作用于同步的參考信號。而且值得注意的是，改進相位檢測機制可進一步延伸以包括一個以上的延遲信號，以便當(dāng)觀察者頻率與被觀察頻率之間的差額非常大時加速收斂。例如，具有稍微相位延遲的第二延遲信號A’，具有更多相位延遲的第三延遲信號A”等等，都可加入，以使得被觀察信號組(A，A’，A”...)是記錄于改進相位檢測機制中，以加速不同頻率的收斂。
雖然本發(fā)明已經(jīng)參考較佳實施例進行說明，但是要注意的是，本發(fā)明并非受限于說明中的細(xì)節(jié)。不同取代及修改已經(jīng)在上述說明中建議，且對于本領(lǐng)域技術(shù)人員將會發(fā)生其他取代及修改。因此，所有這些取代及修改皆意圖包含在由所附權(quán)利要求所定義的本發(fā)明保護范圍之內(nèi)。
權(quán)利要求
1.一種具有改進相位檢測機制的鎖相環(huán)，包括一相位頻率檢測器，具有一第一輸入及一第二輸入，并依據(jù)該第一輸入及該第二輸入的相對頻率以產(chǎn)生一信號，表示該第二輸入的頻率是否較快或較慢于該第一輸入的頻率；一控制器，連接至該相位頻率檢測器，用以接收來自該相位頻率檢測器的該信號，并產(chǎn)生一控制信號；一數(shù)模轉(zhuǎn)換模塊，連接至該控制器，用以接收該控制信號，并產(chǎn)生一模擬電壓/電流輸出；以及一電壓控制振蕩器，連接至該數(shù)模轉(zhuǎn)換模塊，用以接收該模擬電壓/電流輸出，據(jù)以調(diào)節(jié)一輸出信號，其中該相位頻率檢測器的該第一輸入連接至一參考信號，且該第二輸入連接至該電壓控制振蕩器的該輸出信號。
2.如權(quán)利要求1所述的鎖相環(huán)，其特征在于，該電壓控制振蕩器可由一電流控制振蕩器取代。
3.如權(quán)利要求1所述的鎖相環(huán)，其特征在于，該相位頻率檢測器比較該第一輸入、該第二輸入及一延遲第二輸入，該延遲第二輸入具有的波形相同于該第二輸入且具有相位延遲，該第二輸入及一延遲第二輸入的轉(zhuǎn)變型式的第一群組所具有的轉(zhuǎn)變的出現(xiàn)，用以表示該第一輸入的頻率比該第二輸入的頻率還快。
4.如權(quán)利要求1所述的鎖相環(huán)，其特征在于，該相位頻率檢測器比較該第一輸入、該第二輸入及一延遲第二輸入，該延遲第二輸入具有的波形相同于該第二輸入且具有相位延遲，該第二輸入及一延遲第二輸入的轉(zhuǎn)變型式的第二群組所具有的轉(zhuǎn)變的出現(xiàn)，用以表示該第一輸入的頻率比該第二輸入的頻率還慢。
5.如權(quán)利要求1所述的鎖相環(huán)，其特征在于，該參考信號來自一外部晶體。
6.如權(quán)利要求1所述的鎖相環(huán)，其特征在于，該參考信號是來自一主機的數(shù)字?jǐn)?shù)據(jù)。
7.如權(quán)利要求3所述的鎖相環(huán)，其特征在于，該第二輸入及一延遲第二輸入的轉(zhuǎn)變型式的第一群組包括(1，1)-> (1,0), (1，0)-> (0,0), (0,0)" > (0,1), (0,1)- > (1,1), 每個數(shù)對的第一項是該第二輸入的觀察電平，且第二項是該延遲第二輸入的觀察電平。
8.如權(quán)利要求4所述的鎖相環(huán)，其特征在于，該第二輸入及一延遲第二輸入的轉(zhuǎn)變型式的第二群組包括(1，1)-> (0,1), (0,1)- > (0,0), (0,0)-> (1,0), (1，0)-> (1,1), 每個數(shù)對的第一項是該第二輸入的觀察電平，且第二項是該延遲第二輸入的觀察電平。
9.如權(quán)利要求1所述的鎖相環(huán)，其特征在于，該參考信號在停止或消失時，該數(shù)模轉(zhuǎn)換模塊在該參考信號停止之前先保持原始的控制信號數(shù)值，以使得該數(shù)模轉(zhuǎn)換模塊將不會改變傳送至該電壓控制振蕩器/電流控制振蕩的該模擬電壓/電流輸出而改變到該輸出信號的頻率及相位。
10.如權(quán)利要求9所述的鎖相環(huán)，其特征在于，該數(shù)模轉(zhuǎn)換模塊是通過一計數(shù)器或能增大或減小的對等機制而實現(xiàn)。
11.如權(quán)利要求3所述的鎖相環(huán)，其特征在于，改進相位檢測機制使用多個該延遲第二輸入，每個該延遲第二輸入具有相互間相同波形且不同相位。
12.如權(quán)利要求4所述的鎖相環(huán)，其特征在于，改進相位檢測機制使用多個該延遲第二輸入，每個該延遲第二輸入具有相互間相同波形且不同相位。
全文摘要
本發(fā)明公開了一種具有改進相位檢測機制的鎖相環(huán)(PLL)，包括相位頻率檢測器(PFD)、控制器、數(shù)模轉(zhuǎn)換(D2A)模塊及電壓控制振蕩器/電流控制振蕩器(VCO/ICO)，其中PFD具有參考信號輸入以及來自VCO/ICO的輸出信號的輸入，且連接至控制器，接著該控制器進一步連接至D2A模塊，D2A模塊轉(zhuǎn)換來自控制器的控制信號成模擬電壓以控制VCO/ICO的頻率及相位。值得注意的是，本發(fā)明的PFD具有新式的相位檢測機制，以使得相位檢測不需邊緣對齊。此外，改進相位檢測機制也提供作為相對于如晶體的固定外部來源的彈性參考信號輸入。
文檔編號H03L7/085GK102299710SQ20101021758
公開日2011年12月28日 申請日期2010年6月23日 優(yōu)先權(quán)日2010年6月23日
發(fā)明者余浡豪, 林銘琦, 林鵬飛 申請人:奇巖電子股份有限公司