專(zhuān)利名稱(chēng)：LTE Turbo編碼器并行處理的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及編碼領(lǐng)域，更具體地，涉及3GPP LTE Turbo編碼器多路并行處理的裝 置和方法。
背景技術(shù)：
Turbo誕生于1993年，由法國(guó)的Berrou等人在卷積碼和級(jí)聯(lián)碼的基礎(chǔ)上首次提 出，是一種具有里程碑意義的新型信道編碼方案，將編碼技術(shù)真正意義上帶入了逼近香農(nóng) 極限的領(lǐng)域。Turbo碼以卷積碼作為分量碼，兩個(gè)分量碼之間通常采用的是并行級(jí)聯(lián)卷積碼 (PCCC)的形式，分量碼之間引入交織器，減少了分量碼編碼器之間的相關(guān)性，模仿了香農(nóng)所 希望的隨機(jī)編碼的形式。3GPP 物理層協(xié)議 TS36. 212v8. 6. O 第 5. 1. 3. 2 節(jié)中規(guī)定了 3GPPLTE Turbo 編碼器 的串行處理結(jié)構(gòu)，如

圖1所示。該結(jié)構(gòu)由兩個(gè)8狀態(tài)子編碼器和一個(gè)內(nèi)交織器組成，輸入串 行序列ck，輸出系統(tǒng)比特序列xk、校驗(yàn)比特1序列Zk以及校驗(yàn)比特2序列ζ' k。由于串行 處理的特點(diǎn)，導(dǎo)致編碼時(shí)延較長(zhǎng)，為了減小編碼時(shí)延，我們提出了并行處理的方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于，實(shí)現(xiàn)LTE Turbo編碼的并行處理。為實(shí)現(xiàn)此目的，本發(fā)明提供了一種對(duì)數(shù)據(jù)進(jìn)行并行編碼處理的裝置，包括第一并 行編碼器，用于對(duì)從第一路輸入的M位輸入數(shù)據(jù)進(jìn)行并行編碼處理；內(nèi)交織器，用于對(duì)從平 行于第一路的第二路輸入的M位輸入數(shù)據(jù)進(jìn)行內(nèi)交織處理；以及第二并行編碼器，用于接 收經(jīng)內(nèi)交織處理的數(shù)據(jù)，并對(duì)經(jīng)內(nèi)交織處理的數(shù)據(jù)進(jìn)行并行編碼處理，其中，M = 2m，m是大 于1的整數(shù)。其中，第一并行編碼器與第二并行編碼器中均配置有三個(gè)移位寄存器DpD2J3t5其中，第一并行編碼器與第二并行編碼器中均配置有編碼運(yùn)算模塊。其中，編碼運(yùn)算模塊按照以下公式計(jì)算編碼輸出數(shù)據(jù)ζ dn+m=pmdn+[pu-'q,pm-2q,...,pq,q\其中，Djv =
權(quán)利要求
一種對(duì)數(shù)據(jù)進(jìn)行并行編碼處理的裝置，其特征在于，包括第一并行編碼器，用于對(duì)從第一路輸入的輸入數(shù)據(jù)的M位進(jìn)行并行編碼處理；內(nèi)交織器，用于對(duì)從平行于所述第一路的第二路輸入的輸入數(shù)據(jù)的所述M位進(jìn)行內(nèi)交織處理；以及第二并行編碼器，用于接收經(jīng)所述內(nèi)交織處理的輸入數(shù)據(jù)的所述M位，并對(duì)所述M位進(jìn)行并行編碼處理，其中，M＝2m，m是大于0小于13的整數(shù)，并且，所述輸入數(shù)據(jù)的總位數(shù)能夠被M整除。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述第一并行編碼器與所述第二并行編 碼器中均配置有三個(gè)移位寄存器Dp D2、D3。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述第一并行編碼器與所述第二并行編 碼器中均配置有編碼運(yùn)算模塊。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述編碼運(yùn)算模塊按照以下公式計(jì)算所 述的M位的編碼輸出數(shù)據(jù)ζ
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，當(dāng)M = 4時(shí)，所述編碼運(yùn)算模塊按照以下 公式計(jì)算所述的M位的編碼輸出數(shù)據(jù)ζ zN+1 = (cN+1+D2+D1)mod2 zN+2 = (cn+1+cn+2+D2+D1+D3) mod2 zN+3 = (CN^+CN+O+CN+O+Di+D,) mod2。N+4=(cn+1+cn+2+cn+3+cn+4+D3) mod2A =[CN+、+ CN+2 + CN+4 + ‘D10+ D30) mod 2 D10+D20+ .D30) mod 2 D3=(cN+2+D° + D°2)mod2其中，D10, D20, D30表示所述移位寄存器Dp D2、D3的初始值。
6. 一種對(duì)數(shù)據(jù)進(jìn)行并行編碼處理的方法，其特征在于，包括以下步驟 由第一并行編碼器對(duì)從第一路輸入的輸入數(shù)據(jù)的M位進(jìn)行并行編碼處理； 由內(nèi)交織器對(duì)從平行于所述第一路的第二路輸入的輸入數(shù)據(jù)的所述M位進(jìn)行內(nèi)交織 處理；以及由第二并行編碼器接收經(jīng)所述內(nèi)交織處理的數(shù)據(jù)，并對(duì)所述M位進(jìn)行并行編碼處理， 其中，m = 2m，m是大于0小于13的整數(shù)，并且，所述輸入數(shù)據(jù)的總位數(shù)能夠被m整除。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述并行編碼器中配置有三個(gè)移位寄存
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，按照以下公式對(duì)所述m位進(jìn)行編碼
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，當(dāng)m = 4時(shí)，按照以下公式同時(shí)對(duì)所述的 4位進(jìn)行編碼zn+1 = (cn+1+d2+d1)mod2 zn+2 = (cn+1+cn+2+d2+d1+d3) mod2。N+4=(cn+1+cn+2+cn+3+d1+d3) mod2 =(cn+1+cn+2+cn+3+cn+4+d3) mod2A =\CN+X+CN+2+CN+AD10+D30) mod 2 -D10+D20+ D30) mod 2 ￡>3=(c;v+2 + Z)10 + Z)20)mod2其中，d10, d20, d30表示所述移位寄存器dp d2、d3的初始值。
10.根據(jù)權(quán)利要求8所述的方法，其特征在于，當(dāng)M 二 8時(shí)，按照以下公式同時(shí)對(duì)所述的 8位進(jìn)行編碼zn+1 = (cn+1+d2+d1)mod2 zn+2 = (cn+1+c2+d2+d1+d3)mod2。N+3。N+4。N+5。N+7=(cn+1+cn+2+cn+3+d1+d3) mod2 =(cn+1+cn+2+cn+3+cn+4+d3) mod2 =(cn+2+cn+3+cn+4+cn+5+d2) mod2 =(c^+c^+Cn+s+Cn+s+D!) mod2 =(cn+1+cn+4+cn+5+cn+6+cn+7+d2+d3) mod2=(c^+CN+g+CN+g+c^+CN+g+Di+Do) mod2dX = (c· + cN+, + cN+5 + cN+6 + cN+s + D02 + D03) mod 2+ D10) mod 2A = (CW+3 + CN+4 + CN+5 + CN+1D3 = (cN+2 + cN+3 + cN+4 + cN+6 + D02) mod 2其中，D10, D20, D30表示所述移位寄存器Dp D2、D3的初始值。
全文摘要
為實(shí)現(xiàn)LTE Turbo編碼的并行處理，本發(fā)明提供了一種對(duì)數(shù)據(jù)進(jìn)行并行編碼處理的裝置，包括第一并行編碼器，用于對(duì)從第一路輸入的M位輸入數(shù)據(jù)進(jìn)行并行編碼處理；內(nèi)交織器，用于對(duì)從平行于第一路的第二路輸入的M位輸入數(shù)據(jù)進(jìn)行內(nèi)交織處理；以及第二并行編碼器，用于接收經(jīng)內(nèi)交織處理的數(shù)據(jù)，并對(duì)經(jīng)內(nèi)交織處理的數(shù)據(jù)進(jìn)行并行編碼處理，其中，M＝2m，m是大于0小于13的整數(shù)，并且，所述輸入數(shù)據(jù)的總位數(shù)能夠被M整除。此外，為實(shí)現(xiàn)此目的，本發(fā)明還提供了一種對(duì)數(shù)據(jù)進(jìn)行并行編碼處理的方法。
文檔編號(hào)H03M13/27GK101938282SQ20091015155
公開(kāi)日2011年1月5日 申請(qǐng)日期2009年7月1日 優(yōu)先權(quán)日2009年7月1日
發(fā)明者王竟宇, 蕭少寧 申請(qǐng)人:中興通訊股份有限公司