專利名稱：Ab類緩沖電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及緩沖電路，特別是涉及AB類緩沖電路。
技術(shù)背景應(yīng)用于集成接收機(jī)基帶電路中的頻道濾波器要求具有很高的線性度。單 位增益緩沖器可以用來實(shí)現(xiàn)這種高線性度的濾波器。該單位增益緩沖器要求 具有很好的電壓跟蹤性能，低輸出阻抗和高帶寬。 一種CMOSAB類緩沖器 負(fù)反饋電路能實(shí)現(xiàn)具有上述特性的單位增益緩沖器。其基礎(chǔ)電路如圖1所 示。由于使用負(fù)反饋網(wǎng)絡(luò)，可以實(shí)現(xiàn)低輸出阻抗。給NMOS管N2提供一個(gè) 固定的偏置電流Ib可以實(shí)現(xiàn)電壓跟蹤性能。其原理為假設(shè)NMOS管N2 工作在飽和區(qū)，忽略溝道調(diào)制效應(yīng)，根據(jù)MOS器件在飽和區(qū)的電壓電流方程/D =尺^(rcs-。2 (K為MOS管的特性參數(shù)，Vt為MOS管的閾值電丄壓)有/"a:+(w"-^-w2 (1)整理(1)式得到w — 、P^ (2) ^*『從(2)式可以看出該電i 各存在一個(gè)缺點(diǎn)，輸入電壓與輸出電壓存在一 個(gè)直流電壓差，這個(gè)差值隨著工藝和溫度而改變。而且由于襯底效應(yīng)，NMOS 管的Vt不是一個(gè)常數(shù)值。所以該電路的電壓跟蹤特性不好，用該電路來實(shí) 現(xiàn)的濾波器的線性度會受到影響。發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是提出一種AB類緩沖電路，該緩沖電路不 僅具有低輸出阻抗特性而且具有很好的電壓跟蹤特性。為解決上述技術(shù)問題，本發(fā)明提出了一種AB類緩沖電路，包括PMOS 管P1、 P2, NM0S管N1、 N2,電流源Ib和AB類輸出級及負(fù)反饋網(wǎng)絡(luò)， 其中，PI源極連接至一第一節(jié)點(diǎn)，其柵極和漏極連接至電流源Ib輸入端， 電流源Ib輸出端連接至一第二節(jié)點(diǎn)；P2源極連接至所述第一節(jié)點(diǎn)，其柵極 與PI柵極相連，漏極與N2漏極相連；N2柵極連接至輸入電壓信號Vi,其 源極連接到Nl漏極；Nl柵極連接至偏置電壓信號Vc,其源極連接至所述 第二節(jié)點(diǎn)；AB類輸出級及負(fù)反饋網(wǎng)絡(luò)電路的輸入端連接至N2漏級，其輸 出端連接至輸出電壓信號Vout,其特征在于所述電路還包括PMOS管P2C和NMOS管N2C, P2C源極連接至所述 第一節(jié)點(diǎn)，其柵極連接至P2柵極，漏極連接至N2C漏極，N2C柵極與漏極 相連且連接至輸出電壓信號Vout, N2C源極連接至Nl漏極及N2源極。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述PMOS管P2和P2C具有 相同的尺寸，NMOS管N2和N2C具有相同的尺寸。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述AB類輸出級及負(fù)反饋網(wǎng) 絡(luò)包括PMOS管P3和NMOS管N3, N4， N5，其中，N3的柵極為AB類 輸出級及負(fù)反饋網(wǎng)絡(luò)電路的輸入端，P3的漏極為AB類輸出級及負(fù)反饋網(wǎng) 絡(luò)電路的輸出端；N3的柵極連接到N2的漏極，其漏極連接到第一節(jié)點(diǎn)， 其源極連接到N4的漏極，N4的源極接第二節(jié)點(diǎn)，其柵極與偏置電壓信號 Vcl相連；P3的柵極連接到N3的柵極，其源極連接到第一節(jié)點(diǎn)，漏極連 接到N5的漏極，N5的柵極連接到N4的漏極，其源極接第二節(jié)點(diǎn)。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述第一節(jié)點(diǎn)為電源VDD, 所述第二節(jié)點(diǎn)為地VSS。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，PMOS管PI, P2和P2C的形 狀，方向和相對位置保持一致；NMOS管N2和N2C采用差分對的共心布 局方法來布局。為解決上述技術(shù)問題，本發(fā)明還提出了 一種AB類緩沖電路，包括PMOS 管P1、 P2， NMOS管Nl、 N2,電流源和AB類輸出級及負(fù)反饋網(wǎng)絡(luò)，其中， PI漏極連接至P2源極，其柵極連接到偏置電壓信號Vc,其源極與電流源 Ib輸入端及第一節(jié)點(diǎn)相連，電流源Ib輸出端連接至Nl漏極和4冊極；P2柵5極與輸入信號電壓Vi相連，漏極連接至N2漏極；N2柵極連接至N1柵極， 其源極接第二節(jié)點(diǎn)；AB類輸出級及負(fù)反饋網(wǎng)絡(luò)的輸入端與N2漏極相連，其 特征在于所述電路還包括PMOS管P2C和NMOS管N2C， P2C源極與P2源極 相連，其柵極與漏極連接至N2C漏極及輸出電壓信號Vout; N2C柵極與 N2柵極相連，其源極接所述第二節(jié)點(diǎn)。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述第一節(jié)點(diǎn)為電源VDD， 所述第二節(jié)點(diǎn)為地VSS。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述PMOS管P2和P2C具有 相同的尺寸，NMOS管N2和N2C具有相同的尺寸。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述AB類輸出級及負(fù)反饋網(wǎng) 絡(luò)電路包括PMOS管P3和NMOS管N3， N4, N5,其中，N3的柵極連4矣 到N2的漏極，其漏極連接到第一節(jié)點(diǎn)，其源極連接到N4的漏極；N4的源 極接第二節(jié)點(diǎn)，其柵極與偏置電壓信號Vcl相連；P3的柵極連接到N3的 柵極，源極連接到第一節(jié)點(diǎn)，漏極連接到N5的漏極；N5的柵極連接到N4 的漏極，其源極接第二節(jié)點(diǎn)。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，PMOS管Pl, P2和P2C的形 狀，方向和相對位置保持一致；NMOS管N2和N2C采用差分對的共心布 局方法來布局。本發(fā)明提出的AB類緩沖電路通過在CMOS AB類緩沖電路負(fù)反饋基礎(chǔ) 電路上增加一個(gè)有恒定偏置電流的二極管接法的MOS管來消除襯底效應(yīng)和 直流電壓差，獲得了很好的電壓跟蹤特性，而且由于使用負(fù)反饋網(wǎng)絡(luò)，具有 低輸出阻抗特性。


圖1是現(xiàn)有技術(shù)中的AB類緩沖電路結(jié)構(gòu)圖。圖2是本發(fā)明第一實(shí)施例的AB類緩沖電路結(jié)構(gòu)圖。圖3是本發(fā)明第二實(shí)施例的AB類緩沖電路結(jié)構(gòu)圖。圖4是本發(fā)明AB類緩沖電路的一應(yīng)用實(shí)例的結(jié)構(gòu)圖。圖5是圖4所示AB類緩沖電路應(yīng)用實(shí)例的輸入輸出電壓仿真波形。
具體實(shí)施方式
下面將結(jié)合附圖及實(shí)施例對本發(fā)明的技術(shù)方案進(jìn)行更詳細(xì)的說明。 第一實(shí)施例如圖2所示，本實(shí)施例中AB類緩沖電路包括3個(gè)PMOS管，3個(gè)NMOS 管， 一個(gè)電流源和一個(gè)AB類輸出級及負(fù)反饋網(wǎng)絡(luò)。其中，PM0S管P1的 源極與電源VDD相連，其柵極和漏極連接到電流源Ib的輸入端，電流源Ib 的輸出端與地VSS相連；PMOS管P2的源極與電源VDD相連，柵極與Pl 的柵極相連，漏極與NMOS管N2的漏極相連；PMOS管P2C的源極與電 源VDD相連，柵極連接到Pl的柵極，漏極連接到NMOS管N2C的漏極； NMOS管N2的柵極連接到輸入電壓信號Vin,源極與NMOS管Nl的漏極 相連；NMOS管N2C的柵極與漏極相連且連接至輸出電壓信號Vout, N2C 的源極連接到Nl的漏極；NMOS管Nl的柵極連接到偏置電壓信號Vc，源 極與地VSS相連；AB類輸出級及負(fù)反饋網(wǎng)絡(luò)的輸入端與NMOS管N2的漏 極相連，輸出端與NMOS管N2C的柵極相連，且連接至輸出電壓信號Vout。第二實(shí)施例與圖2對應(yīng)的采用P型輸入級的緩沖電路如圖3所示，本實(shí)施例中AB 類緩沖電路包括3個(gè)PMOS管，3個(gè)NMOS管， 一個(gè)電流源和一個(gè)AB類輸 出級及負(fù)反饋網(wǎng)絡(luò)。其中，PMOS管Pl的漏極連接到PMOS管P2和P2C 的源極，其柵極連接到偏置電壓信號Vc,其源極連接到電源VDD及電流源 Ib的輸入端，電流源Ib的輸出端連接到NMOS管Nl的漏極和柵極，Nl的 源極接地VSS; PMOS管P2的柵極連接到輸入電壓信號Vin,漏極連接到 NMOS管N2的漏極；PMOS管P2C的柵極與漏極連接到NMOS管N2C的 漏極，N2C的源極接地VSS; NMOS管N2的柵極連接到NMOS管Nl和 N2C的柵極，其源極接地VSS; AB類輸出級及負(fù)反饋網(wǎng)絡(luò)的輸入端連接到NMOS管N2的漏極，輸出端連接到PMOS管P2C的柵極，且連接至輸出 電壓信號Vout。下面用本發(fā)明的一應(yīng)用實(shí)例進(jìn)一步加以說明。如圖4所示，本應(yīng)用實(shí)例中AB類輸出級及負(fù)反饋網(wǎng)絡(luò)由PMOS管P3 和NMOS管N3， N4, N5組成，其中，N3的柵極為AB類輸出級及負(fù)反饋 網(wǎng)絡(luò)電路的輸入端，P3的漏極為AB類輸出級及負(fù)反饋網(wǎng)絡(luò)電路的輸出端； NMOS管N3的柵極連接到NMOS管N2的漏極，N3的漏極連接到電源VDD, 其源極連接到NMOS管N4的漏極，N4的源極接地VSS,其柵極與偏置電 壓信號Vcl相連；PMOS管P3的柵極連接到N3的柵極，源極連接到電源 VDD,漏極連接到NMOS管N5的漏極，且連接至輸出電壓信號Vout; NMOS 管N5的柵極連接到N4的漏極，源極接地VSS。該AB類緩沖電路其它部 分的結(jié)構(gòu)同第一實(shí)施例。該AB類輸出級及負(fù)反饋網(wǎng)絡(luò)也適用于圖3所示電路。該應(yīng)用實(shí)例中，電流源Ib和PMOS管Pl, P2， P2C為NMOS管N2和 N2C提供電流大小為ib的偏置電流；NMOS管Nl的偏置電流大小為2*ib; PMOS管P3和NMOS管N3 ， N4， N5組成AB類輸出級及負(fù)反饋網(wǎng)絡(luò)；PMOS 管P2和P2C具有相同的尺寸；NMOS管N2和N2C具有相同的尺寸和偏置 電流所以二者具有相同的柵極-源極電壓，即Vgs_N2 = Vgs_N2C所以有Vin = Vgs_N2 + Vds_N3 = Vout = Vgs_N2C + Vds_N3即Vin=Vout，輸入輸出電壓之間沒有直流電壓差。該結(jié)果也適用于圖2， 圖3所示的電路?？紤]到PMOS管Pl, P2和P2C之間的失配以及NMOS管N2和N2C 之間的失配會使得N2和N2C 二者的柵極-源極電壓不完全相等從而使得輸 入輸出電壓之間存在一個(gè)很小的直流電壓偏差。但是通過一定的版圖技巧就 可以將這個(gè)直流電壓偏差減小到最小值。例如，使PMOS管Pl， P2和P2C的形狀，方向和相對位置保持一致；NMOS管N2和N2C采用差分對的共 心布局方法來布局。圖5是圖4所示AB類緩沖電路的輸入輸出電壓仿真波形。從圖中可以 看出輸入輸出電壓之間只有幾個(gè)毫伏的偏差?？梢钥闯霰景l(fā)明所述電路具有 很好的電壓跟蹤特性。當(dāng)然，本發(fā)明還可有其他多種應(yīng)用實(shí)例，例如在所述AB類緩沖電路中 采用不同結(jié)構(gòu)的AB類輸出級及負(fù)反饋網(wǎng)絡(luò)，在不背離本發(fā)明精神及其實(shí)質(zhì)形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1. 一種AB類緩沖電路，包括PMOS管P1、P2，NMOS管N1、N2，電流源Ib和AB類輸出級及負(fù)反饋網(wǎng)絡(luò)，其中，P1源極連接至一第一節(jié)點(diǎn)，其柵極和漏極連接至電流源Ib輸入端，電流源Ib輸出端連接至一第二節(jié)點(diǎn)；P2源極連接至所述第一節(jié)點(diǎn)，其柵極與P1柵極相連，漏極與N2漏極相連；N2柵極連接至輸入電壓信號Vi，其源極連接到N1漏極；N1柵極連接至偏置電壓信號Vc，其源極連接至所述第二節(jié)點(diǎn)；AB類輸出級及負(fù)反饋網(wǎng)絡(luò)電路的輸入端連接至N2漏級，其輸出端連接至輸出電壓信號Vout，其特征在于所述電路還包括PMOS管P2C和NMOS管N2C，P2C源極連接至所述第一節(jié)點(diǎn)，其柵極連接至P2柵極，漏極連接至N2C漏極，N2C柵極與漏極相連且連接至輸出電壓信號Vout，N2C源極連接至N1漏極及N2源極。
2、 如權(quán)利要求l所述的AB類緩沖電路，其特征在于所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有 相同的尺寸。
3、 如權(quán)利要求1所述的AB類緩沖電路，其特征在于所述AB類輸出級及負(fù)反饋網(wǎng)絡(luò)包括PMOS管P3和NMOS管N3, N4， N5,其中，N3的柵極為AB類輸出級及負(fù)反饋網(wǎng)絡(luò)電路的輸入端，P3的漏 極為AB類輸出級及負(fù)反饋網(wǎng)絡(luò)電路的輸出端；N3的柵極連接到N2的漏極， 其漏極連接到第一節(jié)點(diǎn)，其源極連接到N4的漏極，N4的源極接第二節(jié)點(diǎn)， 其柵極與偏置電壓信號Vcl相連；P3的柵極連接到N3的柵極，其源極連 接到第一節(jié)點(diǎn)，漏極連接到N5的漏極，N5的柵極連接到N4的漏極，其 源極接第二節(jié)點(diǎn)。
4、 如權(quán)利要求1或2或3所述的AB類緩沖電路，其特征在于 所述第一節(jié)點(diǎn)為電源VDD，所述第二節(jié)點(diǎn)為地VSS。
5、 如權(quán)利要求l所述的AB類緩沖電路，其特征在于 PMOS管Pl， P2和P2C的形狀，方向和相對位置保持一致；NMOS管N2和N2C采用差分對的共心布局方法來布局。
6、 一種AB類緩沖電路，包括PM0S管P1、 P2， NM0S管N1、 N2， 電流源和AB類輸出級及負(fù)反饋網(wǎng)絡(luò)，其中，P1漏極連接至P2源極，其柵 極連接到偏置電壓信號Vc,其源極與電流源Ib輸入端及第一節(jié)點(diǎn)相連，電 流源Ib輸出端連接至Nl漏極和柵極；P2柵極與輸入信號電壓Vi相連，漏 極連接至N2漏極；N2柵極連接至N1柵極，其源極接第二節(jié)點(diǎn)；AB類輸 出級及負(fù)反饋網(wǎng)絡(luò)的輸入端與N2漏極相連，其特征在于所述電路還包括PMOS管P2C和NMOS管N2C, P2C源極與P2源極 相連，其柵極與漏極連接至N2C漏極及輸出電壓信號Vout; N2C柵極與 N2柵極相連，其源極接所述第二節(jié)點(diǎn)。
7、 如權(quán)利要求6所述的AB類緩沖電路，其特征在于 所述第一節(jié)點(diǎn)為電源VDD,所述第二節(jié)點(diǎn)為地VSS。
8、 如權(quán)利要求6所述的AB類緩沖電路，其特征在于所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有相 同的尺寸。
9、 如權(quán)利要求6所述的AB類緩沖電路，其特征在于所述AB類輸出級及負(fù)反饋網(wǎng)絡(luò)電路包括PMOS管P3和NMOS管N3 ， N4, N5,其中，N3的柵極連接到N2的漏極，其漏極連接到第一節(jié)點(diǎn)，其 源極連接到N4的漏極；N4的源極接第二節(jié)點(diǎn)，其柵極與偏置電壓信號Vcl 相連；P3的柵極連接到N3的柵極，源極連接到第一節(jié)點(diǎn)，漏極連接到N5 的漏極；N5的柵極連接到N4的漏極，其源極接第二節(jié)點(diǎn)。
10、 如權(quán)利要求6所述的AB類緩沖電路，其特征在于PMOS管Pl, P2和P2C的形狀，方向和相對位置保持一致；NMOS管 N2和N2C采用差分對的共心布局方法來布局。
全文摘要
一種AB類緩沖電路，包括PMOS管P1、P2，NMOS管N1、N2，電流源Ib和AB類輸出級及負(fù)反饋網(wǎng)絡(luò)，P1源極連接至第一節(jié)點(diǎn)，柵極和漏極連接至Ib輸入端，Ib輸出端連接至第二節(jié)點(diǎn)；P2源極連接至所述第一節(jié)點(diǎn)，柵極與P1柵極相連，漏極與N2漏極相連；N2柵極連接至輸入電壓信號Vi，源極連接到N1漏極；N1柵極連接至偏置電壓信號Vc，源極連接至所述第二節(jié)點(diǎn)；AB類輸出級及負(fù)反饋網(wǎng)絡(luò)電路輸入端連接至N2漏級，輸出端連接至輸出電壓信號Vout，所述電路還包括PMOS管P2C和NMOS管N2C，P2C源極連接至所述第一節(jié)點(diǎn)，柵極連接至P2柵極，漏極連接至N2C漏極，N2C柵極與漏極相連且連接至輸出電壓信號Vout，N2C源極連接至N1漏極及N2源極。該緩沖電路具有低輸出阻抗特性及很好的電壓跟蹤特性。
文檔編號H03K19/0185GK101262222SQ200710106779
公開日2008年9月10日 申請日期2007年6月20日 優(yōu)先權(quán)日2007年6月20日
發(fā)明者莉 周 申請人:中興通訊股份有限公司