專利名稱：電平轉(zhuǎn)換電路及具有該電平轉(zhuǎn)換電路的半導體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有不同電源電壓的半導體集成電路中所需要的電平轉(zhuǎn)換(level shift)電路。
背景技術(shù)：
下面，說明以往的電平轉(zhuǎn)換電路。
圖5表示以往的電平轉(zhuǎn)換電路。在圖5中，BUF1是在低電源電壓下工作的包括反相器(inverter)INV1、INV2的緩沖器，BUF2是在高電源電壓下工作的包括反相器INV3、INV4的緩沖器；VDDH是高電壓電源，VDDL是低電壓電源；VSSH是針對高電壓電源的接地(0V)，VSSL是針對低電壓電源的接地(0V)；Tn1是第1N溝道(以下稱作Nch)MOS晶體管，Tn2是第2N溝道(以下稱作Nch)MOS晶體管；Tp1是第1P溝道(以下稱作Pch)MOS晶體管，Tp2是第2P溝道(以下稱作Pch)MOS晶體管；IN是輸入信號端子，OUT是輸出信號端子；A是連接上述Nch MOS晶體管Tn1的漏極、Pch MOS晶體管Tp1的漏極以及Pch MOS晶體管Tp2的柵極的節(jié)點，B是連接上述Nch MOS晶體管Tn2的漏極、Pch MOS晶體管Tp2的漏極以及Pch MOS晶體管Tp1的柵極的節(jié)點。
上述Nch MOS晶體管Tn1、Tn2的源極和Pch MOS晶體管Tp1、Tp2的源極，分別與低電壓電源VSSH和高電壓電源VDDH連接。IN是用于向上述緩沖器BUF1輸入低電源電壓的輸入信號的輸入端子，來自緩沖器BUF1的兩個反相器INV1、INV2的反相和同相的輸入信號IN，分別被輸入到上述Nch MOS晶體管Tn1和Tn2的柵極。輸出側(cè)的緩沖器BUF2的輸入側(cè)與上述節(jié)點B連接，其輸出側(cè)與輸出信號端子OUT連接。
至此，說明了以上那樣構(gòu)成的以往的電平轉(zhuǎn)換電路，以下，就其工作情況進行說明。
當緩沖器BUF1的輸入信號端子IN的輸入信號IN從低電平變化成高電平時，從緩沖器BUF1的反相器INV1、INV2的輸出，分別向Nch MOS晶體管Tn1、Tn2的柵極電壓輸入與輸入信號IN反相和同相的信號。此時，柵極被施加了與輸入信號反相的信號、即從高電平變化成低電平的信號的Nch MOS晶體管Tn2，導通電阻漸漸上升，Nch MOS晶體管Tn2的漏極-源極間的電壓上升。幾乎與此同時，柵極被施加了與輸入信號IN同相的信號的Nch MOS晶體管Tn1導通，其導通電阻漸漸下降，Nch MOS晶體管Tn1的漏極-源極間的電壓下降。
伴隨于以上2個Nch MOS晶體管Tn1、Tn2的動作，Pch MOS晶體管Tp2的柵極電壓下降，其漏極電壓上升。由此，Pch MOS晶體管Tp1的柵極電壓上升。最后，當輸入給緩沖器BUF1的輸入信號IN變成高電平時，Nch MOS晶體管Tn1的漏極-源極間完全導通，節(jié)點A變成0V。此外，Nch MOS晶體管Tn2的漏極-源極間完全不導通，并且Pch MOS晶體管Tp2的源極-漏極間導通，節(jié)點B的電壓變得與高電源電壓VDDH相等。此時，在高電源電壓VDDH下工作的緩沖器BUF2，伴隨于節(jié)點B的電壓向高電源電壓VDDH的轉(zhuǎn)變，使從輸出信號端子OUT輸出的輸出信號的電位變成高電源電壓VDDH，再將該輸出信號提供給未圖示的高電源電壓工作電路。
另一方面，當輸入信號端子IN的輸入信號從高電平變化成低電平時，從緩沖器BUF1的反相器INV1、INV2的輸出，分別向Nch MOS晶體管Tn1、Tn2的柵極輸入與輸入信號IN反相和同相的信號。此時，柵極被施加了與輸入信號反相的信號、即從低電平變化成高電平的信號的Nch MOS晶體管Tn2導通，導通電阻漸漸下降，其漏極-源極間的電壓下降。幾乎與此同時，柵極被施加了與輸入信號IN同相的信號的Nch MOS晶體管Tn1，導通電阻漸漸上升，其漏極-源極間的電壓上升。
伴隨于以上2個Nch MOS晶體管Tn1、Tn2的動作，Pch MOS晶體管Tp1的柵極電壓下降，其漏極電壓上升。由此，Pch MOS晶體管Tp2的柵極電壓上升。最后，當輸入給緩沖器BUF1的輸入信號IN變成高電平時，Nch MOS晶體管Tn2的漏極-源極間完全導通，節(jié)點B的電壓變成0V。此時，在高電源電壓VDDH下工作的緩沖器BUF2，隨著節(jié)點B的電壓向0V轉(zhuǎn)變，使從輸出信號端子OUT輸出的輸出信號的電位變成0V，再將該輸出信號提供給未圖示的高電源電壓工作電路。另一方面，Nch MOS晶體管Tn1的漏極-源極間完全不導通，并且，Pch MOS晶體管Tp1的源極-漏極間導通，節(jié)點A的電壓變得與高電源電壓VDDH相等。
這樣，根據(jù)以往的電平轉(zhuǎn)換電路，能夠?qū)牡碗娫措妷汗ぷ麟娐份敵龅妮敵鲂盘栯娖睫D(zhuǎn)換成高電源電壓VDDH的信號，輸入到高電源電壓工作電路。
但是，在上述以往的結(jié)構(gòu)中，存在如下課題例如在向輸入信號端子IN輸入的輸入信號從高電平變化成低電平時，Nch MOS晶體管Tn2的源極-漏極導通，由此，節(jié)點B的電位下降需要一步；進而，從該狀態(tài)開始，Pch MOS晶體管Tp1的源極-漏極導通，節(jié)點A的電位從低電平變化成高電平又需要一步，即，Nch MOS晶體管Tn1、Tn2和Pch MOS晶體管Tp1、Tp2的各端子的電位狀態(tài)發(fā)生變化，確定輸出狀態(tài)是高電平還是低電平需要兩步，從而難以進行高速工作。
因此，以往作為謀求改善該問題的電平轉(zhuǎn)換電路，有專利文獻1所記載的電平轉(zhuǎn)換電路。該電路如圖6所示。在圖6所示的電平轉(zhuǎn)換電路中具有以下結(jié)構(gòu)添加Nch MOS晶體管Tn3、Tn4，使其分別與圖5所示的電平轉(zhuǎn)換電路的2個Pch MOS晶體管Tp1、Tp2并聯(lián)連接，對這些Pch MOS晶體管Tp1、Tp2的各柵極，施以來自緩沖器BUF1的互補的輸入信號。
根據(jù)上述結(jié)構(gòu)，在圖6的電平轉(zhuǎn)換電路中，當來自在低電源電壓下工作的緩沖器BUF1的互補輸入信號反轉(zhuǎn)時，通過1對Nch MOS晶體管Tn1、Tn2中的一者(例如Tn1)的導通動作，一者的節(jié)點A變成低電平，同時，通過所追加的2個Nch MOS晶體管Tn3、Tn4中的一者(Tn3)的導通動作，另一者的節(jié)點B變成高電源電壓VDDH的高電平，從而使輸出狀態(tài)為高電平只需一步即可。
專利文獻1日本特開平5-332593號公報發(fā)明內(nèi)容但是，在上述圖6所示的以往的電平轉(zhuǎn)換電路中，存在如下問題由于添加高速工作所需要的2個Nch MOS晶體管Tn3、Tn4，造成面積增大。進而，存在如下問題當將Nch MOS晶體管Tn3、Tn4的漏極直接與高電壓電源VDDH連接時，因半導體元件制造工藝，要對這些Nch MOS晶體管Tn3、Tn4的背柵(back gate)和漏極施加高電源電壓VDDH大小的反偏壓，因而它們的可靠性下降。
進而，在上述以往的電平轉(zhuǎn)換電路中，還存在這樣的問題由于與輸入信號IN的頻率無關(guān)地，必須使為高速化而添加的上述2個Nch MOS晶體管Tn3、Tn4工作，因此，在因輸入信號IN為低頻而不需要高速電平轉(zhuǎn)換工作時，Nch MOS晶體管Tn3、Tn4進行不必要的動作，導致消耗功率增大。
本發(fā)明著眼于上述技術(shù)課題，其第1目的在于，在用比以往更少的元件數(shù)、且高度確保該元件的可靠性的同時，謀求電平轉(zhuǎn)換電路的工作的高速化。
此外，本發(fā)明的第2目的在于，在上述第1目的的基礎(chǔ)上，在低速電平轉(zhuǎn)換工作就已足夠的情況下，使添加的元件的動作停止，以謀求低消耗功率化。
為了實現(xiàn)上述第1目的，在本發(fā)明中，采用在圖4所示的以往的電平轉(zhuǎn)換電路中用電阻連接2個節(jié)點A、B的結(jié)構(gòu)。
此外，在本發(fā)明中，為了實現(xiàn)上述第2目的，采用由常合狀態(tài)的1個晶體管構(gòu)成上述另行添加的電阻，并根據(jù)需要對該晶體管進行截止控制的結(jié)構(gòu)。
具體而言，本發(fā)明提供一種電平轉(zhuǎn)換電路，其特征在于包括源極與高電壓電源連接的第1和第2P溝道晶體管，以及源極與接地連接的第1和第2N溝道晶體管；與來自低電源電壓工作電路的輸入信號同相位和反相位的互補的輸入信號，分別連接到上述第1和第2N溝道晶體管的柵極；上述第1N溝道晶體管的漏極，與上述第1P溝道晶體管的漏極和上述第2P溝道晶體管的柵極連接，上述第2N溝道晶體管的漏極，與上述第2P溝道晶體管的漏極和上述第1P溝道晶體管的柵極連接；還具有連接上述第1N溝道晶體管的漏極和上述第2N溝道晶體管的漏極的電阻；上述第2N溝道晶體管的漏極，成為對高電源電壓工作電路的輸出端子。
本發(fā)明的上述電平轉(zhuǎn)換電路的特征在于上述電阻由P溝道晶體管構(gòu)成，該P溝道晶體管的柵極與接地連接，源極與上述第1N溝道晶體管的漏極連接，漏極與上述第2N溝道晶體管的漏極連接，成為常合的狀態(tài)。
本發(fā)明的上述電平轉(zhuǎn)換電路的特征在于上述電阻由N溝道晶體管構(gòu)成，該N溝道晶體管的柵極與高電壓電源連接，源極與上述第1N溝道晶體管的漏極連接，漏極與上述第2N溝道晶體管的漏極連接，成為常合的狀態(tài)。
本發(fā)明的上述電平轉(zhuǎn)換電路的特征在于上述電阻由P溝道晶體管構(gòu)成，該P溝道晶體管的柵極被輸入導通/截止動作切換信號，源極與上述第1N溝道晶體管的漏極連接，漏極與上述第2N溝道晶體管的漏極連接。
本發(fā)明的上述電平轉(zhuǎn)換電路的特征在于上述電阻由N溝道晶體管構(gòu)成，該N溝道晶體管的柵極被輸入導通/截止動作切換信號，源極與上述第1N溝道晶體管的漏極連接，漏極與上述第2N溝道晶體管的漏極連接。
本發(fā)明的上述電平轉(zhuǎn)換電路的特征在于上述導通/截止動作切換信號，是從外部輸入的動作模式切換信號。
本發(fā)明的上述電平轉(zhuǎn)換電路的特征在于上述第1和第2N溝道晶體管的兩個漏極，成為對上述高電源電壓工作電路的差動輸出端子。
本發(fā)明的半導體集成電路的特征在于具有上述電平轉(zhuǎn)換電路。
由此，在本發(fā)明中，當輸入了高速信號時，該輸入信號反轉(zhuǎn)后，電流從高電位側(cè)的節(jié)點通過電阻提供給低電位側(cè)的節(jié)點、和高電位側(cè)的節(jié)點A、B中要變成高電位側(cè)的低電位側(cè)的節(jié)點，因此，該低電位側(cè)的節(jié)點的電位迅速上升，變成高電位。因此，可以謀求低電位側(cè)的節(jié)點迅速變化成高電位。并且，由于另行添加的電阻由單個元件的電阻構(gòu)成，其中，所述電阻是由1個晶體管構(gòu)成的，因此，與圖5所示的以往例相比，可以減少1個元件數(shù)。并且，當上述電阻由1個晶體管構(gòu)成時，不在其背柵和漏極之間施加高電源電壓大小的反偏壓，因此，可以高度確?？煽啃?。
特別是，在本發(fā)明中，當輸入低速輸入信號時，對構(gòu)成電阻的1個晶體管進行截止(非導通)控制，高速動作停止，因此，可以節(jié)省該另行添加的晶體管(電阻)的不必要的功率消耗。
如以上說明的那樣，根據(jù)本發(fā)明的電平轉(zhuǎn)換電路和半導體集成電路，能夠僅用1個元件并且防止在該元件上施加高電源電壓，高度確保其可靠性，并且電流從高電位側(cè)的節(jié)點通過電阻提供給要變成高電位側(cè)的低電位側(cè)的節(jié)點，由此來謀求電平轉(zhuǎn)換電路的高速化。
特別是，根據(jù)本發(fā)明的電平轉(zhuǎn)換電路，能夠在輸入低速輸入信號時，使另行添加的晶體管(電阻)截止動作，以謀求減少其不必要的功率消耗。


圖1是表示本發(fā)明的實施例1的電平轉(zhuǎn)換電路的圖。
圖2是表示本發(fā)明的實施例2的電平轉(zhuǎn)換電路的圖。
圖3是表示本發(fā)明的實施例3的電平轉(zhuǎn)換電路的圖。
圖4是表示本發(fā)明的實施例4的電平轉(zhuǎn)換電路的圖。
圖5是表示以往的電平轉(zhuǎn)換電路的圖。
圖6是表示將圖5的電平轉(zhuǎn)換電路改良后的以往的電平轉(zhuǎn)換電路的圖。
具體實施例方式
以下，基于附圖詳細說明本發(fā)明的實施例的電平轉(zhuǎn)換電路。
<實施例1>
圖1是表示本發(fā)明的實施例1的電平轉(zhuǎn)換電路的結(jié)構(gòu)圖。
在圖1中，BUF1是在低電源電壓VDDL和針對該電壓的接地(0V)VSSL下工作的、包括反相器INV1、INV2的輸入側(cè)的緩沖器；BUF2是在高電源電壓VDDH下工作的、包括反相器INV3、INV4的輸出側(cè)的緩沖器。這些緩沖器BUF1、BUF2的電路結(jié)構(gòu)只要具有緩沖功能即可，不必是連接了多級反相器的電路。
此外，在圖1中，Tn1、Tn2是第1、第2Nch MOS晶體管。其源極與針對上述高電壓電源VSSH的接地(0V)VSSH連接。Tp1、Tp2是第1、第2P溝道Pch MOS晶體管，其源極與上述高電壓電源VDDH連接。IN是用于向輸入側(cè)的緩沖器BUF1輸入低電源電壓的輸入信號的輸入端子(以下，輸入信號也用同一標號IN表示)，從未圖示的低電源電壓工作電路提供輸入信號IN。
上述輸入側(cè)的緩沖器BUF1的前級反相器INV1的輸出、即與輸入信號IN反相的信號，被輸入到上述第2Nch MOS晶體管Tn2的柵極；后級反相器INV2的輸出、即與輸入信號IN同相的信號，被輸入到上述第1Nch MOS晶體管Tn1的柵極。
進而，上述Nch MOS晶體管Tn1的漏極，與上述Pch MOS晶體管Tp1的漏極連接，設(shè)該連接點為節(jié)點A。上述節(jié)點A與上述PchMOS晶體管Tp2的柵極連接。同樣地，上述Nch MOS晶體管Tn2的漏極，與上述Pch MOS晶體管Tp2的漏極連接，設(shè)該連接點為節(jié)點B。該節(jié)點B與上述Pch MOS晶體管Tp1的柵極連接。
上述緩沖器BUF2的前級反相器INV3與上述節(jié)點B連接，而來自后級反相器INV4的作為高電源電壓VDDH的輸出信號，從輸出端子OUT(以下，輸出信號也用OUT表示)向外部輸出。
并且，上述2個節(jié)點A、B，通過作為電阻的Pch MOS晶體管Tp3連接。具體而言，該Pch MOS晶體管(電阻)Tp3的源極與節(jié)點A連接，其漏極與節(jié)點B連接，其柵極與高電壓電源VSSH連接，始終為導通動作。
以下，說明本電平轉(zhuǎn)換電路的動作。
當輸入信號端子IN的輸入信號從低電平變化成高電平時，在作為低電源電壓工作電路的緩沖器BUF1中，從2個反相器INV1、INV2分別向Nch MOS晶體管Tn1、Tn2的柵極電壓輸入與上述輸入信號反相和同相的信號。此時，柵極被施加了與輸入信號IN反相的信號、即從高電平變化成低電平的信號的Nch MOS晶體管Tn2，導通電阻漸漸增大，該Nch MOS晶體管Tn2的漏極-源極間電壓上升，節(jié)點B的電平開始變高。幾乎與此同時，柵極被施加了與輸入信號IN同相的信號的Nch MOS晶體管Tn1開始導通，電流開始從節(jié)點A通過該Nch MOS晶體管Tn1流向接地VSSH，該Nch MOS晶體管Tn1的導通電阻漸漸下降后，Nch MOS晶體管Tn1的漏極-源極間的電壓下降，節(jié)點A的電平變低。
進而，隨著上述節(jié)點A向低電平轉(zhuǎn)變，Pch MOS晶體管Tp2的柵極電壓下降，開始導通動作，Pch MOS晶體管Tp2的漏極電壓、即節(jié)點B的電平上升。在此，在該向高電平側(cè)轉(zhuǎn)變的節(jié)點B，其電平在輸入信號IN變化前處于低電平，而向低電平側(cè)轉(zhuǎn)變的節(jié)點A的電平，在輸入信號IN變化前處于高電平，因此，與上述Pch MOS晶體管Tp2開始導通動作的同時或在其之前，電流從高電平側(cè)的節(jié)點A通過電阻(Pch MOS晶體管)Tp3流入低電平側(cè)的節(jié)點B，由此，促進向高電平側(cè)轉(zhuǎn)變的節(jié)點B的電位上升。
在上述向高電平側(cè)轉(zhuǎn)變的節(jié)點B，通過其電位上升的促進，至超過高電源電壓工作的輸出側(cè)的緩沖器BUF2的前反相器INV3的臨界(threshold)電壓的時間被縮短，來自緩沖器BUF2的輸出端子OUT的輸出信號提早變成高電源電壓VDDH。另一方面，隨著上述節(jié)點B的電位上升，Pch MOS晶體管Tp1的柵極電壓上升，開始截止，難于提供高電源電壓VDDH，節(jié)點A的電平繼續(xù)下降。在此，雖然向高電平側(cè)轉(zhuǎn)變的節(jié)點B處于從高電壓電源VDDH通過PchMOS晶體管Tp2、電阻(Pch MOS晶體管)Tp3以及Nch MOS晶體管Tn1直至接地的接地路徑的中途，但由于位于電阻(Pch MOS晶體管)Tp3的上游側(cè)，因而只要適當設(shè)定該電阻Tp3電阻值，就能夠防止在轉(zhuǎn)變成高電平側(cè)的節(jié)點B的電位電平一旦超過了輸出側(cè)的緩沖器BUF2的前級反相器INV3的臨界電壓后，就下降到該臨界電壓以下的情況。
另一方面，對于與上述情況相反、輸入信號端子IN的輸入信號從高電平變化成低電平時的動作，進行與上述動作相反的動作。即，柵極被施加了與輸入信號IN反相的信號、即從低電平變化成高電平的信號的Nch MOS晶體管Tn2開始導通，電流開始從節(jié)點B通過該Nch MOS晶體管Tn2流向接地VSSH，該Nch MOS晶體管Tn2的導通電阻漸漸下降后，Nch MOS晶體管Tn2的漏極-源極間的電壓下降，節(jié)點B的電平變低。幾乎與此同時，柵極被施加了與輸入信號IN同相的信號的另一個Nch MOS晶體管Tn1，導通電阻漸漸增大，該NchMOS晶體管Tn1的漏極-源極間電壓上升，節(jié)點A的電平開始變高。
進而，隨著上述節(jié)點B向低電平轉(zhuǎn)變，Pch MOS晶體管Tp1的柵極電壓下降，開始導通動作，Pch MOS晶體管Tp1的柵極電壓、即節(jié)點A的電平上升。在此，在該向高電平側(cè)轉(zhuǎn)變的節(jié)點A，其電平在輸入信號IN變化前處于低電平，而向低電平側(cè)轉(zhuǎn)變的節(jié)點B的電平，在輸入信號IN變化前處于高電平，因此，與上述Pch MOS晶體管Tp1開始導通動作同時或在其之前，電流從高電平側(cè)的節(jié)點B通過電阻(Pch MOS晶體管)Tp3流入低電平側(cè)的節(jié)點A，由此，促進向高電平側(cè)轉(zhuǎn)變的節(jié)點A的電位上升。
通過上述向高電平側(cè)轉(zhuǎn)變的節(jié)點A的電位上升的促進，Pch MOS晶體管Tp2的柵極電壓迅速上升，提早開始截止，高電源電壓VDDH的供給變得困難，促進節(jié)點B的電平下降。結(jié)果，至該節(jié)點B的電平低于高電源電壓工作的緩沖器BUF2的前級反相器INV3的臨界電壓的時間被縮短，來自緩沖器BUF2的輸出端子OUT的輸出信號提早變成接地電壓VDDL。
在圖1所示的本實施例的電平轉(zhuǎn)換電路中，位于高電平側(cè)的節(jié)點A或節(jié)點B，其電位由處于導通狀態(tài)的3個串聯(lián)連接的晶體管(Tp1、Tp3及Tn2)、(Tp2、Tp3及Tn1)的電阻分割來確定，不會變成高電源電壓VDDH，因此，在另行添加的晶體管Tp3中，不用像以往那樣對背柵和漏極施加高電源電壓大小的反偏壓，能夠良好地確?？煽啃?。
<實施例2>
接著，說明本發(fā)明的實施例2的電平轉(zhuǎn)換電路。
圖2表示本實施例2的電平轉(zhuǎn)換電路的結(jié)構(gòu)。圖2所示的電平轉(zhuǎn)換電路與圖1的電平轉(zhuǎn)換電路的不同點在于，在圖1中構(gòu)成電阻的晶體管是Pch MOS晶體管Tp3，而在本實施例中，是由Nch MOS晶體管Tn3構(gòu)成。具體而言，該Nch MOS晶體管(電阻)Tn3的源極與節(jié)點A連接，其漏極與節(jié)點B連接，其柵極與高電壓電源VDDH連接，始終為導通動作。
因此，在本實施例中，也具有與上述實施例1相同的作用效果。
<實施例3>
接著，說明本發(fā)明的實施例3的電平轉(zhuǎn)換電路。
圖3表示本實施例3的電平轉(zhuǎn)換電路的結(jié)構(gòu)。圖3所示的電平轉(zhuǎn)換電路使輸出信號為差動輸出信號，與圖1的電平轉(zhuǎn)換電路的不同點在于，相對于圖1的電平轉(zhuǎn)換電路，進一步配置了輸出側(cè)的緩沖器BUF3。
上述輸出側(cè)的緩沖器BUF3，包括在高電源電壓VDDH及與之對應的低電源電壓VSSH下工作的2個反相器INV5、INV6，前級反相器INV5與節(jié)點A連接。輸出側(cè)的兩個緩沖器BUF2和BUF3的輸出側(cè)，分別連接于輸出與輸入信號IN同相的信號的輸出端子OUTP、和輸出與輸入信號IN反相的信號的輸出端子OUTN，由這兩個輸出端子OUTP、OUTN構(gòu)成一對差動輸出端子。
在本實施例中，示出了相對于圖1的電平轉(zhuǎn)換電路設(shè)置了一對差動輸出端子OUTP、OUTN的例子，當然，同樣適用于圖2所示的電平轉(zhuǎn)換電路。
<實施例4>
圖4表示本發(fā)明的實施例4的電平轉(zhuǎn)換電路。
圖4所示的電平轉(zhuǎn)換電路的結(jié)構(gòu)，與圖1所示的電平轉(zhuǎn)換電路的結(jié)構(gòu)大體相同，不同點在于，在連接2個節(jié)點A、B的Pch MOS晶體管Tp4的柵極，輸入待機模式信號Stb作為導通/截止動作切換信號。該待機模式信號(動作模式切換信號)Stb，在從輸入端子IN輸入高頻的高速信號的通常動作模式時，為低電平VSSH，使另行添加的Pch MOS晶體管(電阻)Tp4總為導通狀態(tài)，而在從輸入端子IN輸入低頻的低速信號的待機模式下，變成高電平VDDH，使PchMOS晶體管(電阻)Tp4總為截止狀態(tài)。該待機模式信號Stb，由具有本電平轉(zhuǎn)換電路的LSI(半導體集成電路)提供。
因此，在本實施例中成為以下狀況在待機模式下，從輸入端子IN輸入低頻的低速信號，電平轉(zhuǎn)換電路的電平轉(zhuǎn)換工作不必為高速，為通常速度即可。在該狀況下，輸入高電平VDDH的待機模式信號Stb，使Pch MOS晶體管(電阻)Tp4總為截止狀態(tài)，因此，通過來自高電平側(cè)的節(jié)點的電流供給而促進向高電平轉(zhuǎn)變的節(jié)點的電位上升的動作被中止，本電平轉(zhuǎn)換電路進行通常速度的電平轉(zhuǎn)換工作。因此，在待機模式下，沒有像以往那樣的不必要的動作，與以往相比可以謀求低消耗功率化。
在本實施例中，向Pch MOS晶體管(電阻)Tp4輸入待機模式信號Stb，但也可以是睡眠模式信號等。此外，在本實施例中，對圖1的電平轉(zhuǎn)換電路進行了變形，但除此之外，當然也可以對圖2和圖3的電平轉(zhuǎn)換電路進行變形。此時，通過Nch MOS晶體管(電阻)Tn2，在待機模式時，輸入低電平VSSL的待機模式信號Stb即可。
以上，用圖1～圖4說明了本發(fā)明的電平轉(zhuǎn)換電路，但本發(fā)明還包括具備這樣的電平轉(zhuǎn)換電路、低電源電壓工作電路、高電源電壓工作電路，將從該低電源電壓工作電路輸出的輸出信號電平轉(zhuǎn)換成高電源電壓VDDH，再輸出到上述高電源電壓工作電路的半導體集成電路。
(工業(yè)可利用性)本發(fā)明僅添加1個電阻就能夠良好地確保該電阻的可靠性，并進行高速的電平轉(zhuǎn)換動作，因此，作為當在具有不同電源電壓的多個電路單元間傳送信號時，將低電壓的信號高速地電平轉(zhuǎn)換成高電壓的信號的小型電平轉(zhuǎn)換電路、以及具有這樣的電平轉(zhuǎn)換電路和上述多個電路單元的半導體集成電路，是有用的。
權(quán)利要求
1.一種電平轉(zhuǎn)換電路，其特征在于包括源極與高電壓電源連接的第1和第2P溝道晶體管，以及源極與接地連接的第1和第2N溝道晶體管；與來自低電源電壓工作電路的輸入信號同相位和反相位的互補的輸入信號，分別連接到上述第1和第2N溝道晶體管的柵極；上述第1N溝道晶體管的漏極，與上述第1P溝道晶體管的漏極和上述第2P溝道晶體管的柵極連接，上述第2N溝道晶體管的漏極，與上述第2P溝道晶體管的漏極和上述第1P溝道晶體管的柵極連接；還具有連接上述第1N溝道晶體管的漏極和上述第2N溝道晶體管的漏極的電阻；上述第2N溝道晶體管的漏極，成為對高電源電壓工作電路的輸出端子。
2.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其特征在于上述電阻由P溝道晶體管構(gòu)成，該P溝道晶體管的柵極與接地連接，源極與上述第1N溝道晶體管的漏極連接，漏極與上述第2N溝道晶體管的漏極連接，成為常合的狀態(tài)。
3.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其特征在于上述電阻由N溝道晶體管構(gòu)成，該N溝道晶體管的柵極與高電壓電源連接，源極與上述第1N溝道晶體管的漏極連接，漏極與上述第2N溝道晶體管的漏極連接，成為常合的狀態(tài)。
4.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其特征在于上述電阻由P溝道晶體管構(gòu)成，該P溝道晶體管的柵極被輸入導通/截止動作切換信號，源極與上述第1N溝道晶體管的漏極連接，漏極與上述第2N溝道晶體管的漏極連接。
5.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其特征在于上述電阻由N溝道晶體管構(gòu)成，該N溝道晶體管的柵極被輸入導通/截止動作切換信號，源極與上述第1N溝道晶體管的漏極連接，漏極與上述第2N溝道晶體管的漏極連接。
6.根據(jù)權(quán)利要求4或5所述的電平轉(zhuǎn)換電路，其特征在于上述導通/截止動作切換信號，是從外部輸入的動作模式切換信號。
7.根據(jù)權(quán)利要求1～6的任一項所述的電平轉(zhuǎn)換電路，其特征在于上述第1和第2N溝道晶體管的兩個漏極，成為對上述高電源電壓工作電路的差動輸出端子。
8.一種半導體集成電路，其特征在于具有上述權(quán)利要求1～7的任意一項所述的電平轉(zhuǎn)換電路。
全文摘要
在電平轉(zhuǎn)換電路中，具有接收一對互補的輸入信號的2個Nch晶體管Tn1、Tn2，和柵極端子相互交叉耦合(cross couple)連接的2個Pch晶體管Tp1、Tp2。在該電平轉(zhuǎn)換電路中，用電阻Tp3連接上述2個Nch晶體管Tn1、Tn2的漏極，即互相反相地動作的節(jié)點A、B。該電阻Tp3由Pch晶體管構(gòu)成，其柵極接地，處于常合的狀態(tài)。例如，當Nch晶體管Tn1導通而晶體管Tn2截止時，電流開始從高電位側(cè)的節(jié)點A通過電阻Tp3流向低電位側(cè)的節(jié)點B，低電位側(cè)的節(jié)點B的電位上升。因此，與僅Pch晶體管Tp2導通時相比，促進了該節(jié)點B的電位上升。因而，能夠以較少的元件數(shù)使電平轉(zhuǎn)換電路高速工作。
文檔編號H03K19/0185GK1898870SQ20058000138
公開日2007年1月17日 申請日期2005年10月27日 優(yōu)先權(quán)日2005年2月17日
發(fā)明者松下剛 申請人:松下電器產(chǎn)業(yè)株式會社