一種輸入信號的電平兼容性處理電路的制作方法
【專利摘要】本實用新型提出了一種輸入信號的電平兼容性處理電路，包括電壓比較電路，所述電壓比較電路的輸入端分別連接分壓限流電路和恒定電壓產生電路，電壓比較電路的輸出端連接有緩存驅動電路，緩存驅動電路的輸出端連接第一電平轉換電路，第一電平轉換電路的輸出端連接有邏輯編碼電路，邏輯編碼電路的輸出端連接有第二電平轉換電路，本實用新型能以最小的空間和最少的元器件有效地完成輸入信號的電平轉換，同時抑制了輸入信號上耦合的干擾信號，實現了高低電平之間的隔離。
【專利說明】
一種輸入信號的電平兼容性處理電路
技術領域
[0001]本實用新型屬于數控技術領域，特別涉及一種輸入信號的電平兼容性處理電路。
【背景技術】
[0002]目前，機床數控系統(tǒng)除了要控制各個伺服軸進行插補外，還要進行機床邏輯控制(SPPLC)。在進行PLC控制的時候，要將各24V的輸入信號進行電平兼容性處理后采集進NC，經過邏輯運算后把結果輸出去控制各個開關。
[0003]現在，把24V電平處理成5V的信號，一般采用光耦隔離電路。因為一般每個NC主機都要處理64個輸入點(24V)和48個輸出點(至少是24V)，因此光耦隔離處理電路一般要占據較大的物理空間，這在空間有限的NC主機箱里是很難實現的。
[0004]因此，鑒于上述方案于實際制作及實施使用上的缺失之處，而加以修正、改良，同時本著求好的精神及理念，并由專業(yè)的知識、經驗的輔助，以及在多方巧思、試驗后，方創(chuàng)設出本實用新型，特再提供一種輸入信號的電平兼容性處理電路，能以最小的空間和最少的元器件有效地完成輸入信號的電平轉換，同時抑制了輸入信號上耦合的干擾信號，實現了高低電平之間的隔離。
【實用新型內容】
[0005]本實用新型提出一種輸入信號的電平兼容性處理電路，解決了現有技術中電平轉換電路復雜，輸入信號上容易耦合干擾信號的問題。
[0006]本實用新型的技術方案是這樣實現的:一種輸入信號的電平兼容性處理電路，包括電壓比較電路，所述電壓比較電路的輸入端分別連接分壓限流電路和恒定電壓產生電路，電壓比較電路的輸出端連接有緩存驅動電路，緩存驅動電路的輸出端連接第一電平轉換電路，第一電平轉換電路的輸出端連接有邏輯編碼電路，邏輯編碼電路的輸出端連接有第二電平轉換電路。
[0007]作為一種優(yōu)選的實施方式，所述第二電平轉換電路通過通信總線輸出。
[0008]作為一種優(yōu)選的實施方式，所述分壓限流電路包括串聯(lián)的第三五三電阻和第三五四電阻，第三五四電阻的第二端連接第三二六二極管的負極，第三二六二極管的正極接地，第三五四電阻的第二端還通過第三五電阻接地，第三五電阻的第二端還通過串聯(lián)的第三五六電阻和第三一四電容接地。
[0009]作為一種優(yōu)選的實施方式，所述恒定電壓產生電路包括第三二五七電阻，所述第三二五七電阻的第一端連接電源電壓，第三二五七電阻的第二端通過第三六五電容接地，第三二五七電阻的第二端連接第三一二九二極管的負極，第三一二九二極管的正極接地，第三二五七電阻的第二端通過串聯(lián)的第三二五八電阻和第三二五九電阻接地，第三二五九電阻的兩端并聯(lián)有第三六六電容，第三二五七電阻的第二端連接有第三二六零電阻，第三二六零電阻的另一端分別通過第三二六一電阻和第三六七電容接地。
[0010]作為一種優(yōu)選的實施方式，所述電壓比較電路包括一電壓比較器。
[0011]作為一種優(yōu)選的實施方式，所述緩存驅動電路的輸入電壓等于緩存驅動電路的輸出電路。
[0012]采用了上述技術方案后，本實用新型的有益效果是:通過分壓限流電路實現輸入電壓的控制，并配合限流電阻保證輸入電流不會過大，通過恒定電壓產生電路可以實現恒定參考電壓的輸入，將電壓干擾信號排除，然后通過比較后輸出，并經過緩存和轉換并進行編碼處理，再進一步轉換后通過固有的通信協(xié)議，把信號輸出，以最小的空間和最少的元器件有效地完成輸入信號的電平轉換，同時抑制了輸入信號上耦合的干擾信號，實現了高低電平之間的隔離。
【附圖說明】
[0013]為了更清楚地說明本實用新型實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。
[0014]圖1為本實用新型的方框示意圖；
[0015]圖2為圖1中分壓限流電路的具體電路圖；
[0016]圖3為圖1中恒定電壓產生電路的具體電路圖；
[0017]圖4為電壓比較處理的電路原理圖。
[0018]圖中，R353-第三五三電阻；R354-第三五四電阻；R356-第三五六電阻；R355-第三五五電阻;D326-第三二六二極管;C314-第三一四電容;R3257-第三二五七電阻;R3259-第三二五九電阻；R3260-第三二六零電阻；R3261-第三二六一電阻；C367-第三六七電容；C366-第三六六電容;D3129-第三一二九二極管;C365-第三六五電容。
【具體實施方式】
[0019]下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0020]如圖1-圖3所示，輸入信號的電平兼容性處理電路，包括電壓比較電路，所述電壓比較電路的輸入端分別連接分壓限流電路和恒定電壓產生電路，電壓比較電路的輸出端連接有緩存驅動電路，緩存驅動電路的輸出端連接第一電平轉換電路，第一電平轉換電路的輸出端連接有邏輯編碼電路，邏輯編碼電路的輸出端連接有第二電平轉換電路。所述第二電平轉換電路通過通信總線輸出。所述分壓限流電路包括串聯(lián)的第三五三電阻R353和第三五四R354電阻，第三五四R354電阻的第二端連接第三二六二極管D326的負極，第三二六二極管D326的正極接地，第三五四電阻R354的第二端還通過第三五五電阻R355接地，第三五五電阻R355的第二端還通過串聯(lián)的第三五六電阻R356和第三一四電容C314接地。所述恒定電壓產生電路包括第三二五七電阻R3257，所述第三二五七電阻R3257的第一端連接電源電壓，第三二五七電阻R3257的第二端通過第三六五電容C365接地，第三二五七電阻R3257的第二端連接第三一二九二極管D3129的負極，第三一二九二極管D3129的正極接地，第三二五七電阻D3257的第二端通過串聯(lián)的第三二五八電阻R3258和第三二五九電阻R3259接地，第三二五九電阻R3259的兩端并聯(lián)有第三六六電容C366，第三二五七電阻R3257的第二端連接有第三二六零電阻R3269，第三二六零電阻R3260的另一端分別通過第三二六一電阻R3261和第三六七電C367容接地。所述電壓比較電路包括一電壓比較器。所述緩存驅動電路的輸入電壓等于緩存驅動電路的輸出電路。
[0021]下面再參照圖4來分塊介紹下各個處理電路的詳細情況:
[0022]一個外接24V輸入信號通過分壓、比較、電平轉換最終送入FPGA進行譯碼，然后以固有的通信協(xié)議通過總線通信把信息送入系統(tǒng)主板(PU中。
[0023]分壓限流電路:以輸入24V電壓為例，經過電阻分壓，產生一個2.14V的電壓，通過限流電阻(在此起到限流作用)引入LM2901芯片的電壓比較端口。
[0024]按照LM2901的電壓比較邏輯，我們得設定一個恒定的參考電壓，經過對干擾信號的范圍評估，我們設定一個1.45V的參考電壓，這樣在輸入信號端，我們就可以排除掉16V以下的電壓干擾信號。以5V電壓信號源為基準，我們設計出如下分壓電路，如下圖所示，我們將I NPUTBJ那個點的電壓引入電壓比較器的參考比較電壓端口。
[0025]LM2901電壓比較器在對輸入電壓和恒定比較電壓進行比較后，將5V電平型號送到送到緩存驅動芯片74ABT162244中，由于我們所采用的FPGA芯片，只能夠接收3.3V TTL電平標準的信號，所以必須經過電平轉換芯片74ALVC164245，將5V電平轉換成3.3V電平信號，才能將信號送入FPGA中央處理芯片中，進行編碼譯碼，再通過3.3V轉5V的電平轉換，然后以固有的通信協(xié)議，經過總線通信送入主板的CPU。這就是一個輸入信號由I/O輸入模塊，送到主板CHJ的完整過程。
[0026]該輸入信號的電平兼容性處理電路的工作原理是:通過分壓限流電路實現輸入電壓的控制，并配合限流電阻保證輸入電流不會過大，通過恒定電壓產生電路可以實現恒定參考電壓的輸入，將電壓干擾信號排除，然后通過比較后輸出，并經過緩存和轉換并進行編碼處理，再進一步轉換后通過固有的通信協(xié)議，把信號輸出，以最小的空間和最少的元器件有效地完成輸入信號的電平轉換，同時抑制了輸入信號上耦合的干擾信號，實現了高低電平之間的隔離。
[0027]以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。
【主權項】
1.一種輸入信號的電平兼容性處理電路，包括電壓比較電路，其特征在于，所述電壓比較電路的輸入端分別連接分壓限流電路和恒定電壓產生電路，電壓比較電路的輸出端連接有緩存驅動電路，緩存驅動電路的輸出端連接第一電平轉換電路，第一電平轉換電路的輸出端連接有邏輯編碼電路，邏輯編碼電路的輸出端連接有第二電平轉換電路。2.根據權利要求1所述的輸入信號的電平兼容性處理電路，其特征在于，所述第二電平轉換電路通過通信總線輸出。3.根據權利要求1所述的輸入信號的電平兼容性處理電路，其特征在于，所述分壓限流電路包括串聯(lián)的第三五三電阻和第三五四電阻，第三五四電阻的第二端連接第三二六二極管的負極，第三二六二極管的正極接地，第三五四電阻的第二端還通過第三五電阻接地，第三五電阻的第二端還通過串聯(lián)的第三五六電阻和第三一四電容接地。4.根據權利要求1所述的輸入信號的電平兼容性處理電路，其特征在于，所述恒定電壓產生電路包括第三二五七電阻，所述第三二五七電阻的第一端連接電源電壓，第三二五七電阻的第二端通過第三六五電容接地，第三二五七電阻的第二端連接第三一二九二極管的負極，第三一二九二極管的正極接地，第三二五七電阻的第二端通過串聯(lián)的第三二五八電阻和第三二五九電阻接地，第三二五九電阻的兩端并聯(lián)有第三六六電容，第三二五七電阻的第二端連接有第三二六零電阻，第三二六零電阻的另一端分別通過第三二六一電阻和第三六七電容接地。5.根據權利要求1所述的輸入信號的電平兼容性處理電路，其特征在于，所述電壓比較電路包括一電壓比較器。6.根據權利要求1所述的輸入信號的電平兼容性處理電路，其特征在于，所述緩存驅動電路的輸入電壓等于緩存驅動電路的輸出電路。
【文檔編號】H03K19/0175GK205490482SQ201620130599
【公開日】2016年8月17日
【申請日】2016年2月19日
【發(fā)明人】郝來成, 楊云, 周啟軒
【申請人】西安秦川數控系統(tǒng)工程有限公司