金屬氧化物半導(dǎo)體場效晶體管限流控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明為一種限流控制電路，尤指一種能降低功率損失且能限制最大輸出電流的 金屬氧化物半導(dǎo)體場效晶體管（M0SFET)限流控制電路。
【背景技術(shù)】
[0002] 請參閱圖3所示，現(xiàn)有技術(shù)的M0SFET限流控制電路主要具有一輸入正端I/P3、 一輸入負(fù)端I/P4、一輸出正端0/P4、一輸出負(fù)端0/P5、一金屬氧化物半導(dǎo)體場效晶體管 (M0SFET)Q4、一限流電阻Rlinut、一誤差放大器（erroramplifier) 50及一PNP型的共集電極 放大器（commoncollectoramplifier)60。該MOSFETQ4的漏極電連接至該輸入正端1/ P3,其源極通過該限流電阻Rlinut電連接接地，其柵極電連接至該P(yáng)NP型共集電極放大器60 的輸出端0/P6。該誤差放大器50具有一正輸入端、一負(fù)輸入端及一輸出端，該正輸入端電 連接至一分壓電路51，該分壓電路51由一第一分壓電阻R4串聯(lián)一第二分壓電阻R5后，電 連接于一參考電源V"f及該輸出負(fù)端0/P5之間，且該正輸入端電連接至該第一分壓電阻R4 及該第二分壓電阻R5的串聯(lián)節(jié)點(diǎn)，該輸出端電連接至該P(yáng)NP型共集電極放大器60的輸入 端I/P5。該輸入負(fù)端I/P4電連接至該輸出負(fù)端0/P5,而該輸出正端0/P4電連接接地。
[0003] 當(dāng)使用該MOSFET限流控制電路時(shí)，先將該輸入正、負(fù)端I/P3、I/P4連接至一輸入 電源30,并將該輸出正、負(fù)端0/P4、0/P5電連接至一負(fù)載40。該MOSFET限流控制電路通過 該誤差放大器50的輸出端電壓，來控制該MOSFETQ4的柵極電壓，以進(jìn)一步限制該MOSFET Q4的漏極電流，即通過該負(fù)載40的電流值。當(dāng)輸入電源30的電壓陡升時(shí)，通過該限流電 阻Rlinut的設(shè)置，隨著流經(jīng)該限流電阻Rlinut的電流值提高，該限流電阻Rlinut的壓降也會(huì)越 大。而該限流電阻Rlinut的一端接地，另一端電連接至該MOSFETQ4的源極，故當(dāng)該限流電 阻Rlinut的壓降越大時(shí)，該MOSFETQ4的源極電壓值會(huì)上升，但該MOSFETQ4的柵極電壓由該 誤差放大器50其輸出端的電壓來調(diào)整，故無法實(shí)時(shí)反應(yīng)來調(diào)整該MOSFETQ4的柵極電壓， 造成該MOSFETQ4的柵極電壓尚未改變，而該MOSFETQ4的源極電壓上升，使該MOSFETQ4 的柵極-源極電壓差下降，根據(jù)MOSFET的電子組件特性，可得知該MOSFETQ4的漏極電流 的電流最大值會(huì)隨著該柵極-源極電壓差的下降而下降。為此，便可通過該限流電阻Rlinut 的設(shè)置，來降低當(dāng)有大電流流經(jīng)該限流電阻Rlinut時(shí)，該MOSFETQ4的漏極電流最大值。
[0004] 但該限流電阻Rlinut設(shè)置于傳輸路徑上，于正常使用該MOSFET限流控制電路時(shí)，有 電流流經(jīng)該限流電阻Rlinut會(huì)造成額外的能量損耗，故現(xiàn)有技術(shù)的MOSFET限流控制電路有 必要做進(jìn)一步的改良。

【發(fā)明內(nèi)容】

[0005] 有鑒于現(xiàn)有技術(shù)的MOSFET限流控制電路設(shè)置有限流電阻造成于正常使用時(shí)，額 外的能量損耗的缺點(diǎn)，本發(fā)明的主要目的提供一種MOSFET限流控制電路，其不具有限流電 阻，且同時(shí)具有限制流經(jīng)MOSFET最大電流的功能。
[0006] 為達(dá)上述發(fā)明目的，本發(fā)明所采用的技術(shù)手段令該MOSFET限流控制電路電連接 于一輸入電源及一負(fù)載之間，且包含有：
[0007] -輸入正端；
[0008] -輸入負(fù)端；
[0009] -M0SFET，具有一漏極、一源極及一柵極，該漏極電連接至該輸入正端，該源極電 連接接地；
[0010] 一輸出正端，電連接至該M0SFET的源極；
[0011] 一輸出負(fù)端，電連接至該輸入負(fù)端；
[0012] -分壓電路，為一第一分壓電阻串聯(lián)一第二分壓電阻后，電連接于一參考電源及 該輸出負(fù)端之間；
[0013] -第一放大器，具有一第一正輸入端、一第一負(fù)輸入端及一第一輸出端，該第一正 輸入端電連接至該分壓電路的第一分壓電阻及第二分壓電阻的串聯(lián)節(jié)點(diǎn)，該第一負(fù)輸入端 接地；
[0014] -定電流限壓電路，具有一定電流輸出端，該定電流輸出端電連接至該M0SFET的 柵極；
[0015] -第一晶體管，具有一發(fā)射極、一基極及一集電極，該發(fā)射極電連接至該M0SFET 的柵極，該基極電連接至該第一放大器的第一輸出端，該集電極接地；
[0016] 其中該輸入正端及該輸入負(fù)端供電連接至該輸入電源，而該輸出正端及該輸出負(fù) 端供電連接至該負(fù)載。
[0017] 本發(fā)明采用該定電流限壓電路對該M0SFET的柵極進(jìn)行控制，以輸出一具有固定 電流值的電流至該第一晶體管的發(fā)射極，以固定該第一晶體管的發(fā)射極電壓，以限制該 M0SFET的柵極最高電壓，并利用該M0SFET的特性，當(dāng)該M0SFET的柵極-源極電壓固定時(shí)， 該M0SFET的漏極電流大小即為一固定電流值。該M0SFET的柵極利用該定電流限壓電路來 限制該M0SFET的柵極最大電壓，且該M0SFET的源極接地。因此，根據(jù)M0SFET的特性，通過 限制柵極-源極的最高電壓即可限制漏極的最大電流，進(jìn)而保護(hù)該M0SFET。且本發(fā)明并無 設(shè)置有位于正常使用時(shí)電流路徑上的限流電阻，以減少于正常使用時(shí)，電能的額外損耗。
【附圖說明】
[0018] 圖1為本發(fā)明較佳實(shí)施例的電路圖。
[0019] 圖2為一金屬氧化物半導(dǎo)體場效晶體管的柵極-源極電壓差與漏極電流最大值的 關(guān)系圖。
[0020] 圖3為現(xiàn)有技術(shù)的M0SFET限流控制電路電路圖。
【具體實(shí)施方式】
[0021] 以下配合附圖及本發(fā)明的較佳實(shí)施例，進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所 采取的技術(shù)手段。
[0022] 請參閱圖1所示，本發(fā)明為一金屬氧化物半導(dǎo)體場效晶體管（M0SFET)限流控制電 路，該M0SFET限流控制電路包含有一輸入正端I/P1、一輸入負(fù)端I/P2、一M0SFETQ1、一第一 放大器10、一分壓電路11、一定電流限壓電路20、一第一晶體管Q2、一輸出正端0/P1及一 輸出負(fù)端0/P2。
[0023] 該MOSFETQ1具有一漏極（Drain)、一源極（Source)及一柵極（Gate)，該漏極電 連接至該輸入正端I/P1、該源極電連接接地。該分壓電路11為一第一分壓電阻R1串聯(lián)一 第二分壓電阻R2后，電連接于一參考電源（〇及該輸出負(fù)端0/P2之間。該第一放大器 10具有一第一正輸入端、一第一負(fù)輸入端及一第一輸出端，該第一正輸入端電連接至該分 壓電路的第一分壓電阻R1及該第二分壓電阻R2的串聯(lián)節(jié)點(diǎn)，而該第一負(fù)輸入端電連接接 地。
[0024] 該定電流限壓電路20具有一定電流輸出端0/P3,該定電流輸出端0/P3電連接至 該MOSFETQ1的柵極。該第一晶體管Q2具有一發(fā)射極（Emitter)、一基極（Base)及一集電 極（collector),該發(fā)射極電連接至該MOSFETQ1的柵極，該基極電連接至該第一放大器10 的輸出端，該集電極電連接接地。該輸出正端0/P1電連接至該M0SFETQ1的源極，而該輸出 負(fù)端0/P2電連接至該輸入負(fù)端I/P2。
[0025] 而本發(fā)明MOSFET限流控制電路于使用時(shí)，為電連接于一輸入電源30及一負(fù)載40 之間，而該MOSFET限流控制電路的輸入正端