專利名稱：一種整流電橋電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及微電子集成技術(shù)，尤其涉及一種對集成電路 中的整流電橋電路的改進。
背景技術(shù)：
圖1為現(xiàn)有技術(shù)整流電橋的實現(xiàn)電路。其采用四個二極管以 圖中所示方式構(gòu)成。該技術(shù)方案的缺陷在于
1. 由于硅二極管的導(dǎo)通電壓約為0.7伏特，而該整流電橋的 一個回路要包含兩個二極管，因此，該整流電橋的輸入端和輸出
端電壓的壓差約為1.4伏特。在電源輸入能量有限時，較大地消
耗了電源輸入的能量。
2. 由于二極管集成在芯片中時，都會存在寄生的三極管效 應(yīng)，從而，當(dāng)這些二極管串聯(lián)在芯片內(nèi)的線路中時，若二極管的 兩端均非芯片內(nèi)部確定的最高或最低電壓端，則二極管在其正向 或者反向總存在一定的漏電流，進而導(dǎo)致芯片工作過程中總存在 一定的漏電流。結(jié)合圖l所示整流電橋電路，其二極管l的陰極 與二極管3的陽極相連，并連接到電源輸入的一端。若該端連接 輸入的正極，則上述二極管1的陰極和上述二極管3的陽極處于
高電位，而若該端連接ir入的負極時，則上述二極管l的陰極和
上述二極管3的陽極處于低電位，這樣就導(dǎo)致二極管1和二極管 3總存在某個方向上的漏電流。同樣道理，二極管2和二極管4 也存在這樣的問題。
通常集成工藝中要求二極管在芯片中禁止串聯(lián)使用，并要求 將二極管兩極中的任一極連接到芯片內(nèi)部確定的最低或最高電 位端。采取其他特定的工藝處理和布圖設(shè)計可以減小在芯片內(nèi)部 串聯(lián)二極管造成的漏電流，但也不能最終消除二極管的寄生效 應(yīng)，上述漏電流始終存在。這就不利于輸入端輸入的能量的有效 利用，并有可能導(dǎo)致橋路的損壞。
發(fā)明內(nèi)容
本實用新型的目的在于克服上述現(xiàn)有技術(shù)的缺陷，提供一種 壓降較小并便于集成的整流電橋電路。
本實用新型的一種技術(shù)方案可描述為
一種整流電橋電路，包含兩個PMOS管、和兩個NMOS管， 分別為PMOS管一、PMOS管二、 NMOS管一、和NMOS管二。 所述PMOS管一的漏極和襯底、所述PMOS管二的漏極和襯底連 接在一起，共同構(gòu)成所述整流電橋電路的輸出的正極。所述 NMOS管一的源極和襯底、所述NMOS管二的源極和襯底連接在 一起，共同構(gòu)成所述整流電橋電路的輸出的負極。所述整流電橋 電路的一個輸入端同時連接到所述PMOS管一的源極、所述 PMOS管二的柵極、所述NMOS管一的漏極、和所述NMOS管 二的柵極，所述整流電橋電路的另一個輸入端同時連接到所述 PMOS管二的源極、所述PMOS管一的柵極、所述NMOS管二的 漏極、和所述NMOS管一的柵極。
上述技術(shù)方案的好處在于 一方面，MOS管上的壓降取決于 MOS管的溝道開啟閾值電壓，因此，選擇具有較低開啟閾值電壓 的MOS管即可降低整流電橋電路的輸入端和輸出端的壓差，從 而提高了整流電橋電路輸入能量的有效利用率。另一方面，MOS 管在集成時，允許串聯(lián)使用，降低了芯片設(shè)計對集成工藝的依賴 性。
作為本實用新型的另一種方案，所述整流電橋電路還包含兩 個二極管，兩個所述二極管的陽極分別連接所述整流電橋電路的 兩個輸入端；兩個所述二極管的陰極彼此相連，并同時連接到兩 個所述PMOS管各自的漏極和襯底。
上述技術(shù)方案的好處在于 一方面，兩個二極管的陽極分別 與兩個PMOS管的源極連接，兩個二極管的陰極同時連接到兩個 PMOS管的漏極和襯底，利用正向二極管加速建立過程；另一方 面，限制上述PMOS管的源極和襯底之間的最大壓降為二極管壓 降，從而在PMOS溝道建立之初、襯底電壓為低時，減少了流過
PMOS管源極和襯底間的正向PN結(jié)中的電流，進而保護了 PMOS 管不被擊穿。

圖1為現(xiàn)有技術(shù)整流電橋電路的一種實現(xiàn)方式；
圖2為本實用新型采用MOS管構(gòu)成整流電橋的一種實現(xiàn)方
式；
圖3為本實用新型采用MOS管和二極管構(gòu)成整流電橋的一 種實現(xiàn)方式。
具體實施方式

以下結(jié)合附圖和具體實施方式
對本實用新型作進一步詳細 說明。
如圖2，整流電橋電路100包含兩個PMOS管、和兩個NMOS 管。其中，PMOS管101的漏極和襯底、PMOS管102的漏極和 襯底連接在一起，共同構(gòu)成整流電橋電路100的輸出的正極； NMOS管111的源極和襯底、NMOS管112的源極和襯底連接在 一起，共同構(gòu)成整流電橋電路100的輸出的負極。整流電橋電路 100的一個輸入端同時連接到PMOS管101的源極、PMOS管102 的柵極、NMOS管111的漏極、和NMOS管112的柵極；整流電 橋電路100的另一個輸入端同時連接到PMOS管102的源極、 PMOS管101的柵極、NMOS管112的漏極、和NMOS管111 的柵極。
由于上述兩個PMOS管的柵極和源極的電壓相位相反，或 者，上述兩個NMOS管的柵極和源極的電壓相位相反，因此上 述兩個PMOS管和上述兩個NMOS管中，總有一個PMOS管和 一個NMOS管同時導(dǎo)通。除此之外，上述PMOS管和NMOS管 的導(dǎo)通開啟閾值電壓相位相反，這就保證了柵極連接到不同輸入 端的PMOS管和NMOS管同時導(dǎo)通，從而實現(xiàn)了整流電橋電路 的功能。
在圖2所示技術(shù)方案的基礎(chǔ)上做進一步改進，如圖3。該整 流電橋電路200還包含兩個二極管121和122，這兩個二極管121
和122的陽極分別連接整流電橋電路200的兩個輸入端，這兩個 二極管121和122的陰極彼此相連，并同時連接到兩個PMOS管 101和102的各自的漏極和襯底。
權(quán)利要求1. 一種整流電橋電路，其特征在于所述整流電橋電路包含兩個PMOS管、和兩個NMOS管，分別為PMOS管一、PMOS管二、NMOS管一、和NMOS管二；所述PMOS管一的漏極和襯底、所述PMOS管二的漏極和襯底連接在一起，共同構(gòu)成所述整流電橋電路的輸出的正極；所述NMOS管一的源極和襯底、所述NMOS管二的源極和襯底連接在一起，共同構(gòu)成所述整流電橋電路的輸出的負極；所述整流電橋電路的一個輸入端同時連接到所述PMOS管一的源極、所述PMOS管二的柵極、所述NMOS管一的漏極、和所述NMOS管二的柵極，所述整流電橋電路的另一個輸入端同時連接到所述PMOS管二的源極、所述PMOS管一的柵極、所述NMOS管二的漏極、和所述NMOS管一的柵極。
2.按照權(quán)利要求1所述的整流電橋電路，其特征在于 所述整流電橋電路還包含兩個二極管，兩個所述二極管的陽極分別連接所述整流電橋電路的兩個 輸入端；兩個所述二極管的陰極彼此相連，并同時連接到兩個所 述PMOS管各自的漏極和襯底。
專利摘要本實用新型提供了一種整流電橋電路，包含兩個PMOS管、和兩個NMOS管。PMOS管一的漏極和襯底、PMOS管二的漏極和襯底連接構(gòu)成輸出的正極；NMOS管一的源極和襯底、NMOS管二的源極和襯底連接構(gòu)成輸出的負極。該電路一個輸入端同時連接到PMOS管一源極、PMOS管二柵極、NMOS管一漏極、和NMOS管二柵極，其另一個輸入端連接到PMOS管二源極、PMOS管一柵極、NMOS管二漏極、和NMOS管一的柵極。該電路還可包含兩個二極管，兩個二極管的陽極分別連接所述整流電橋電路的兩個輸入端；其陰極彼此相連，并同時連接到兩個PMOS管各自的漏極和襯底。如此便實現(xiàn)了一種低壓降、易集成的整流電橋電路結(jié)構(gòu)。
文檔編號H02M7/219GK201204552SQ20082011592
公開日2009年3月4日 申請日期2008年6月4日 優(yōu)先權(quán)日2008年6月4日
發(fā)明者星 劉, 張憲玉, 李風(fēng)國, 賴華平, 顏景龍 申請人:北京銥缽隆芯科技有限責(zé)任公司